在当今高速信号处理技术中,DSP+FPGA方式是目前比较先进的技术实现途径和有效解决手段。DSP适合完成结构复杂的算法;现场可编程逻辑阵列(FPGA)适合完成高效、算法固定的任务;与专用集成电路(ASIC)相比,FPGA优点主要在于其很强的灵活性、可在线配置、修改和维护方便等优点。本文工程中的星载雷达信号处理和控制系统就是采用DSP+FPGA的方式。其中信号处理采用的是Xilinx公司的Virtex-Ⅱ系列FPGA和多片Analog Devices公司的TigerSHARC TS101的硬件电路结构。本文主要内容是:雷达数字化接收机、控制器方法研究及工程实现。雷达数字化接收机是基于数字下变频(DDC)技术的FPGA上实现的算法研究及工程实现。DDC的实现分为两个部分,IQ分解和抽取。本文采用的是多相滤波的方式。采用高精度的ADC芯片完成中频采样,通过Virtex-Ⅱ系列FPGA设计中频正交系统,主要是通过滤波器IP核实现滤波器的设计,通过Verilog语言实现多路雷达中频接收的时序控制,以及与DSP的通讯控制模块设计。并给出了FPGA在资源和速度上一些优化的方法,和中频正交接收性能测试的方法。采用链路口(Link port)传输数据是本文设计中频数字化接收机的优势之一。链路口为芯片间的数据传输提供了一个高速、独立的通信机制,本文正是利用TS101的链路口实现了FPGA与DSP这两种不同芯片之间的通讯,将FPGA中的处理数据通过链路口的DMA方式实时地传输给DSP芯片运算处理。这种数据传输方式速度快,实现了数据处理的实时性。此外,利用自动增益控制和降采样等手段提高了接收机信号处理的精度和实时性。