设备的可靠性是衡量系统安全的重要指标。随着电子技术的不断发展,FPGA器件深入应用到军队、航天、地面交通等领域,FPGA能够进行重复编程,便于修改,安全性强,适用于硬件设备的开发。与此同时,广泛的应用也对其可靠性提出巨大挑战。本论文基于实验室承担的铁道部高速列控系统中应答器传输模块(BTM)的研制任务,针对其中出现的“丢点”问题,进行一系列的可靠性的研究,总结了提高FPGA以及设备可靠性的关键设计。本论文研究成果如下：1、利用FPGA速度和面积互换的原则,考虑整个工程稳定运行能够达到的最高时钟频率与FPGA内部各个寄存器的时间关系以及FPGA与外部器件接口的各种时序要求,提出了针对跨时钟领域的安全通信以高速信号处理方法并进行仿真验证,从而得到了FPGA片内的可靠性设计方案；2、在研究了芯片内部可靠性的基础之上,结合BTM的特点,提出一种分布式的带有高速数据传输总线的异步收发机,旨在提高BTM的抗风险性。运用马尔科夫模型建立了系统状态转移图,研究了故障率、维修率、故障检测覆盖率等参数对系统的安全性、可靠性的影响,在此基础上进行异步收发机的交互通信设计以及设备的故障-安全设计；3、最后对整个系统进行实际验证,考察其可靠性。验证结果表明,本课题设计的分布式二乘二取二异步收发机有很高的可靠性和可行性。我国铁路需要高性能的列车运行控制系统为高速列车的安全提供有力保障。本研究课题正是从此角度出发,进行设备可靠性的设计,并且具有低功耗,便于升级,安全可靠的特点。已经在高铁京沪线上通过铁道部的鉴定,具有广阔的应用和发展空间。