论文部分内容阅读
由于小型无人机平台的限制,它可搭载的有效载荷在重量、体积、功耗等方面有着严格的要求。要使小型无人机或其它小型飞行平台能搭载实用化SAR,就必须设计出适用的小型化SAR。实时成像处理机是SAR系统的一个重要组成部分。一般来说,小型飞行平台配备的信息传输系统带宽较窄,不能直接传输雷达回波原始数据,必须在平台上完成实时成像处理,再将图像数据下传至地面站。因此高性能、小体积、低功耗的实时成像处理机将是能够实现小型化SAR的关键。传统的基于FPGA平台的SAR实时成像处理机常采用多芯片实现,即距离压缩板、矩阵转置板、方位压缩板级联的设计方案。针对小型化SAR实时成像处理机体积小、重量轻、功耗低的特点和要求,本文在一块高端FPGA芯片上实现SAR实时成像处理全过程,即距离压缩、矩阵转置、方位压缩。为进一步降低存储空间和下传数据带宽,本文基于FPGA设计的小型化SAR实时成像处理机在完成压缩成像处理后,直接在处理机中进行灰度量化,将32bit成像压缩后的点复数数据量化为8bit灰度值。具体的研究内容为:(1)根据实时成像处理RD算法理论和系统参数要求,对系统数据量和运算量做了全面分析。再结合主要模块资源消耗及其仿真,选择1片Altera公司StratixⅡ系列的EP2S90 FPGA芯片实现小型化SAR实时成像处理机。(2)成像压缩模块详细设计。首先对压缩模块进行子模块划分,随后详细介绍了FFT MegaCore的定制及其输入、输出控制时序设计,最后对压缩模块的FPGA存储分配和资源消耗进行分析。(3)灰度量化模块详细设计。先对灰度量化算法进行了分析和仿真比较,然后详细介绍了复数求模子模块、量化子模块、SDRAM控制器的设计。(4)进行成像压缩、灰度量化功能模块以及系统的硬件调试和验证,并给出调试结果和分析。基于FPGA设计了VGA时序软核控制器,驱动开发板VGA接口,CRT显示器实时显示SAR灰度图像正常。