逐次逼近型模数转换器(Successive Approximation Register Analog to Digital Converter, SAR ADC)作为奈奎斯特模数转换器的一大分支,和其他结构的模数转换器相比,具有功耗低,成本小,结构简单等特点,在无线传感网,有线通信,蜂窝电话,硬盘驱动,数据存储和数字视频等领域SAR ADC得到了广泛的应用。本课题基于中高速无线传感网的要求,设计了一款12bit 30MS/s低功耗SAR ADC。论文分别从提高ADC转换速度、精度和降低功耗三个方面研究并改进SAR ADC的各个模块电路。采用改进的栅压自举开关作为采样保持电路,提高了开关采样的线性度；采用分段电容式数模转换器(Digital to Analog Converter,DAC),减小了芯片面积,降低了动态功耗；高端电容阵列的高三位采用温度计编码,保证了DAC高位的单调性；分段电容阵列的版图采用共质心的布局方式,提高了电容的匹配精度；在预放大锁存比较器输入端添加回馈噪声减小电路,减小了回馈噪声；在预放大器输出端添加调节电阻,改善了比较器的延迟；SAR控制逻辑采用动态锁存器存储比较结果,减小了电路面积和动态功耗。本课题完成了SARADC各个模块版图和整体电路版图的设计,并给出了电路系统的仿真结果,最后给出了SARADC芯片的测试内容。本课题采用TSMC 0.35μm CMOS工艺设计了12bit 30MS/s低功耗SAR ADC,版图总面积为098mm2,电路后仿真结果是：采样率为30MS/s时,SAR ADC的信号噪声失真比达到69dB,无杂散动态范围达到76.1dB,有效位数达到11.2bit,电路总功耗小于13.4mW,仿真结果表明本设计完成的SAR ADC满足设计指标要求。