论文部分内容阅读
随着通信产业的高速发展与快速革新,产业各领域对高速率、大宽带、高质量的信息传输提出了越来越高的要求,这给硬件处理数据的速度带来了极大的挑战,而传统的串行数字信号处理结构显然已愈加不能满足高速通信的需求。通过对传统定时同步架构的研究以及设计指标的需求分析,论文基于APRX全数字并行解调架构,提出了一种高速高码率,符号率可调,适用于多种调制信号的定时校正环路设计方案。该方案研究了高速数字解调中并行任意倍率重采样、并行频域匹配滤波器以及并行定时校正等关键技术,以并行任意倍率重采样、并行频域匹配滤波和并行定时校正环路设计为主要环节,结合相位校正和频率补偿双反馈环,完成了任意倍率重采样及定时校正的综合设计。通过对数字重采样理论模型的分析,设计了一种基于多项式内插的Farrow结构插值滤波器。该滤波器采用在线计算时变插值系数的方法,实现了任意倍率采样率到整数倍符号率转换。最终完成了基于插值滤波器、重采样控制器和时序调整模块的并行架构任意倍率重采样算法设计。基于最佳匹配滤波器的基本理论,考虑到宽带高速数据处理的特点,论文利用时域卷积对应频域乘积的数学关系,采用并行频域结构来实现匹配滤波;进一步设计了一种基-8的并行64点离散傅里叶变换,完成了并行频域匹配滤波算法设计。基于上述算法研究,论文给出了一种符号率识别与定时校正环路的联合实现结构。该结构包括小波变换符号率估计算法、数字滤波平方相位误差估计算法的研究;联合并行频域匹配滤波进行定时相偏校正、联合任意倍率重采样进行定时频偏补偿的双反馈环算法的设计两个部分,最终完成了定时校正环路的设计。最后,论文在硬件平台上完成了上述各个模块的功能性测试与验证。测试结果表明,本设计可支持400MHz宽带、20Msps~360Msps符号率范围、720MHz中频的8PSK,16QAM,32APSK等调制信号,且该定时校正环路能够准确获得最大信噪比符号点数据,达到定时校正后信号矢量幅度误差低于10%rms的指标要求。