论文部分内容阅读
由于内存系统运行速度的日益加快,其所遇到的信号完整性问题越来越严重。传统以最坏眼图作为评价系统好坏的方式在高速链路中显示出了非常大的弊端。工程师在针对这种高速电路设计的时候,急需一种新的方法能够在前仿真阶段,对系统所遇到的一系列信号完整性问题做量化和预估,以及论证何种方案可以提升系统的运行速度。本论文基于单位响应(Single Bit Response,SBR)和双边沿响应(Double Edge Response,DER)算法开发出一款软件能够快速准确预估出系统的误码率。本文首先介绍了本款软件所针对的平台,详细介绍了DDR4(Double Date Rate 4)相比较于前几代产品的优点,所引入的新技术。详细介绍了DDR4的拓扑结构,工作机理等。然后本文介绍了高速链路系统的组成模块——发送器、通道和接收器,以及各模块的功能。详细阐述了发送器和接收器的建模方法以及不同建模方法所建模型的优缺点。介绍了高速链路系统几种常用的拓扑结构、每种拓扑结构的特性、优缺点和适宜场合等。介绍了DDR4高速并行链路系统所遇到的信号完整性问题,以及针对这些信号完整性问题的解决办法,不同解决办法的优缺点以及其适用场合。尤其提到了高速并行链路系统中信号完整性问题产生的一个很重要的来源——电源噪声引起的抖动。在本文中同时提出了一种研究DDR4同步开关噪声对抖动影响问题的DDR4建模方案。最后本文介绍了本软件的核心算法原理以及具体实现过程,详细介绍了误码率眼图建模的原理。在通道部分,基于单位响应SBR和双边沿响应DER算法,将通道中的串扰和码间干扰考虑进去。从统计域角度,采用卷积的方法算出通道部分的误码率眼图。同时,考虑接收端部分的抖动和噪声,将接收端部分的抖动和噪声建模为两个高斯函数,然后对通道部分的误码率眼图进行修正,最终得到全链路的误码率眼图。结果表明:1.采用误码率眼图确实要比采用最坏眼图更能客观反映系统的性能;2.基于双边沿响应DER的快速时域仿真算法要比基于单位响应SBR先进,得到的结果要更加可靠一些;3.本软件得到的结果优秀,和国外同类软件的误差在2%以内。