随着科技的发展,电子电路的设计正逐渐摆脱传统的设计模式,而采用FPGA来设计电子电路正成为设计的趋势。这是因为采用FPGA设计电子电路不仅开发时间短,资金投入相对少,且可将电路板级产品集成为芯片级产品。本论文针对低频时码授时系统设计并实现基于FPGA的数字化接收机。主要内容有以下几方面:(1)分析了低频时码授时接收机的发展趋势。给出了软件无线电技术定义和特点,分析了三种典型的软件无线电结构。在此基础上,提出了基于软件无线电结构的低频时码授时接收机的硬件平台。(2)采用EAD的设计方法将接收机划分为数据采集和处理系统和控制系统两个大的部分组成,并对各部分继续划分为更小的模块便于实现,文章给出了各模块的逻辑关系和具体实现方法。更重要的是文章提出了整秒采集的接收机整体同步方法。(3)给出了基于FPGA的低频时码接收机的硬件组成。设计了针对前端输入特点的ADC的差分输入方式,设计了低频时码接收机的键盘、显示、串口、接收时码等电路和实现了基于FPGA的各外围电路驱动。此外文章中还设计了低频时码接收机的电源、复位、晶振电路。(4)实现基于FPGA的FIR滤波器设计。实现了基于FPGA的解调方法和定时参考点确定方法。(5)运用VHDL语言实现了移相器、锁存器、自动同步控制模块、时码计算模块、分频模块等,文章给出了他们的具体设计方法。