在大多数的测试应用中,被测信号可能不仅仅只是单一的数字信号或者模拟信号,更多时候,被测系统包含着多个模拟信号以及数字信号,而且两种信号之间存在着关联。单独使用数字存储示波器或者逻辑分析仪都无法很好的满足这种系统的测试需求。于是,人们发明了一种混合了数字示波器和逻辑分析仪测试功能的时域测试仪器——混合信号示波器。对于如今的许多嵌入式设计调试和应用,混合信号示波器具有超越传统数字示波器加逻辑分析仪的测试能力。本论文将对混合信号示波器的逻辑分析及触发模块进行研究与设计。其中涉及的主要工作如下:1.根据示波器模块及逻辑分析模块的功能和指标确定了逻辑分析模块关键器件的型号,并对触发系统进行了设计,最后确定了系统的整体方案。2.完成混合信号示波器的逻辑分析模块的硬件设计,其中包括逻辑探头,信号数字化处理,基于FPGA(现场可编程门阵列)的GT(吉比特收发器)实现5GSPS的数字信号采集,数据的抽点,触发及存储。3.丰富了混合示波器的触发方式,实现了比如边沿后边沿触发,码型触发,汉明距离触发,建立保持时间违规触发等触发方式。4.采用数字边沿触发的方法,提升了示波器模块中边沿触发的触发精度。其中逻辑分析模块的主要指标:通道数16,采样率5GSPS,带宽400MHz,存储深度256Mpts,通道间延时小于1ns,探头输入阻抗100kΩ/8pF。触发模块中触发类型有:边沿触发、脉宽触发、边沿过渡(斜率)触发、边沿后边沿触发、汉明距离触发、窗口触发、欠幅触发、码型触发、建立保持时间违规触发,其中边沿触发的触发精度为0.8ns,其他高级触发的触发精度为3.2ns。