沟道型金属-氧化层-半导体-场效晶体管（Trench MOSFET）作为一种新型垂直沟道结构的半导体元器件，拥有低导通电阻、低栅漏电荷密度、低开关损耗以及更快的开关速度等特性。同时，为增大芯片的集成度和减小芯片的尺寸采用了高密度垂直沟道的结构，从而降低了芯片制造的成本。但目前的半导体工艺不能满足该沟道型金属氧化物半导体（Trench MOS）产品B的目标良率，低良率（low yield）失效模式为栅漏电流（Igss）测试异常，造成导通电阻（Rdson）偏高，阻碍了该产品的批量生产和广泛应用。本项目针对该产品的低良率问题进行光刻、干刻工艺以及整合的要因分析和研究来纠正工艺流程和步序。对某沟道型金属氧化物半导体产品B工艺测试失效、产生低良率的机理展开全面分析，查找和分析影响光刻工艺中有机底部抗反射层涂布（BARC）工艺的关键参数。合理运用实验和研究数据来验证该产品在沟道涂布（Trench-Photo）前的底部抗反射层涂布工艺中涂布腔湿度的变化会影响到后续干刻工艺，会出现底部抗反射层的残留缺陷，最终影响产品的良率。进一步实验分析发现出现底部抗反射层残留根本原因在于该特殊工艺沟道型金属-氧化层-半导体-场效晶体管产品B制造流程中先前道工序衬底层高度差10倍以上高于底部抗反射层涂层，当涂布底部抗反射层时，涂布腔内马达高速旋转，底部抗反射层涂布的溶液由硅片中心向外快速铺开的过程中受到多个高柱子衬底层图形的阻挡，而沿晶圆切割道的路径十字线方向溶液则顺利铺开，阻滞处底部抗反射层成膜膜厚偏高，导致出现后续的局部蚀刻残留和沟道粘连、短路以及测试失效问题。从而得出结论：因该产品前道工序图形区高度差明显的工艺特点使该产品在底部抗反射层涂布的工艺窗口范围非常狭小，底部抗反射层涂布时湿度的变化则会加剧后续干刻蚀刻的局部残留。最终结论是采取在工艺设计上去除沟道涂布层前传统的底部抗反射层涂布步骤的方法，通过规避技术壁垒的方式从根本上消除沟道层涂布残留问题并验证了方案实施后不会对该产品现行的沟道工艺产生负面影响。同时，通过对研究结果的归纳和总结，阐述其带来的经济利益和积极作用，对实际工程应用具有一定的指导意义。