网络功能虚拟化将网络功能从昂贵、固化的专用网络设备解耦到通用服务器上,以软件的方式部署和运行,极大地提升了灵活性。然而,软件网络功能在进行深包处理时,需要占用大量的CPU核心数才能达到线速度。另一方面,由于FPGA支持高并发并且可编程,使用FPGA加速深包处理是一种可行并且具有发展前景的方案。但是,将整个网络功能部署到FPGA上会造成不必要的资源浪费,因为FPGA中的可编程逻辑十分有限且成本高昂。此外,当需要更改网络功能时,开发人员需要耗费数小时生成新的FPGA程序,这使得网络功能的快速部署难以实现。针对上述FPGA在软件网络功能性能加速中面临的关键挑战,提出一种基于动态硬件库(Dynamic Hardware Library,DHL)的FPGA-CPU协同设计框架。该框架旨在保证软件网络功能平台的高性能和高灵活性:(1)将深包处理过程实现为FPGA中的加速模块,并将这些加速模块抽象成硬件函数库,并为开发人员提供一套DHL编程API,实现同类多个网络功能的复杂逻辑能够统一部署在FPGA中加速,而简单逻辑仍协同在CPU中运行,从而实现多个网络功能在FPGA-CPU架构中灵活、快速、高性价比的部署,具有高通用性和易编程的优势;(2)通过结合无锁通信队列、用户态I/O、NUMA感知的内存分配、批处理和轮询等一系列实用优化技术,最优化DHL整体框架的网络性能。(3)实验结果表明,DHL框架极大地降低了软件开发人员使用FPGA的编程难度,同时相比于纯CPU方案吞吐率更高,延迟更低,相比于纯FPGA方案FPGA的资源利用率更高。