静电放电(Electrostatic Discharge,ESD)存在于日常生活和工业生产中,会导致集成电路功能损坏、金属熔断以及栅氧层击穿,对集成电路工业生产造成了严重损害。ESD产生的方式种类繁多,例如摩擦、接触以及电磁感应等,而ESD的特点则包含了高电压、低电量和瞬时性。ESD在半导体产业的生产、封装、运输和使用的过程中,极易发生ESD事件,这是导致芯片损坏功能失效的重要原因。首先,本文对ESD的研究背景、发展态势、物理模型、测试模型做了简要介绍,并介绍了ESD防护中常用的四种基本器件,简述了它们的ESD防护原理和鲁棒性。此外,通过SCR类保护器件的介绍可知,SCR器件具有最高的单位面积鲁棒性。因此,本文将以SCR器件作为研究对象,进行其鲁棒性提高的研究工作。研究工作分为电热仿真模拟和流片测试分析两个部分进行。电热仿真模拟是通过器件电性能和热性能混合仿真来分析影响SCR器件的鲁棒性的具体原因和关键参数。文章中,对常用的LVTSCR(低电压触发SCR)进行电热仿真验证,通过对其关键工作点的电场分布、电流分布和温度分布的仿真图的提取和分析,找出了LVTSCR的热失效的具体位置和影响因素,确定了有效提升LVTSCR鲁棒性的方法,即增大LVTSCR中寄生的双极型晶体管发射区的宽度。在电热仿真结果的基础上,本文进行了基于55nm和28nm CMOS工艺的流片测试研究工作。在基于55nm CMOS工艺,针对LVTSCR和MLSCR(改进型横向SCR)两种常用SCR器件结构进行流片、测试、结果分析,得出了SCR类器件鲁棒性与SCR器件内不同电流通路的电流比例大小有关,且器件结构和器件关键尺寸均有调节SCR通路比例的作用,并提出一些关于提高鲁棒性的猜想。为了进一步验证上述结论和猜想,在28nm CMOS工艺中,将不同SCR器件结构通过关键尺寸的优化方案进行再一次的流片和测试。在28nm工艺的流片结果中,验证了热仿真和55nm工艺的结论和猜想,将SCR类器件的鲁棒性进行了有效的提升,最高可达70mA/μm。最后,对热仿真、55nm工艺流片结论和28nm工艺流片结论进行了综合分析,得出了SCR类器件鲁棒性的高低绝大程度上取决于SCR通路比例的大小的结论,并可以通过器件的结构、关键尺寸对鲁棒性的影响比例得出了一套调整SCR鲁棒性的方法,为以后ESD防护中SCR类单体器件提供了可靠选择。