随着现代社会进入大数据和物联网时代,计算机和服务器处理的数据量呈现快速增长的趋势,在设备中广泛应用的半导体存储器也面临着多元化的发展新机遇。新型非易失性存储器（常见的有磁性存储器MRAM、铁电存储器、相变存储器）由于其非易失性的特点,对它们的开发研究和应用有望成为将来存储器行业的主导方向。当新型存储器被应用到计算机或服务器中时,由于器件本身可靠性因素,或者是受外界辐射影响等原因,可能会发生不稳定的存储位错误的问题。而检错纠错电路恰好就是应用于这种场景的存储器组件,它作为一种纠错逻辑被集成到存储器控制器的内部中,能够有效对发生的软错误现象进行纠正,从而提升存储器的可靠性,并进一步减少计算机和服务器出错的概率。因此,研究适用于新型非易失性存储器的检错纠错电路有着重大的实际意义和工程作用。本文以教研室的项目《LPDDR MRAM控制器的设计》为载体,研究适用于磁性存储器MRAM器件的检错纠错电路和纠错码原理,主要包括以下内容:1、对目前研究比较热门的几类新型非易失性存储器做了简单的介绍,包括磁性存储器MRAM、铁电存储器FRAM和相变存储器PRAM,主要介绍了它们的历史发展过程、器件结构模型、存储工作原理、优良特性和商业化应用前景。2、分析了存储器对检错纠错电路的需求,对基于三种纠错码的检错纠错电路展开了研究,包括分析这几种纠错码的检错纠错原理,设计了基于汉明码和BCH码的编码器和解码器电路,并且对其展开功能仿真和验证工作。还设计了基于汉明码的纠一检二的参数化模板,包括了其中编码器参数化模板和解码器参数化模板,使得只需要调整其中的几个参数便可以快速生成具有SEC-DED功能的汉明码检错纠错电路。3、研究了MRAM控制器的关键技术,包括控制器的总体架构、各种操作的时序图,之后规划和设计了整体架构,再对控制器包含的几个子功能模块进行设计,比如命令处理模块、数据处理模块,并且对各子模块和整个控制器进行了功能验证。此外,还根据本文介绍的汉明码纠错码,在MRAM控制器中实现了具有检错纠错电路的功能模块,并且对其进行了功能验证,从而增强了MRAM存储器的数据可靠性。