H.264是新一代的视频编码标准,它具有码率低、图像质量高、容错能力强、网络适应性强等特点。H.264在视频会议、视频点播、数字电视和手持视频应用中有非常广阔的应用空间。由于H.264是新的视频编码标准,编解码过程中的算法选择和实现并不是很完善,在性能上还有较大的提升空间。因此研究H.264编解码器的关键算法以及这些算法在硬件实现上的优化对于推动H.264的应用具有重要的现实意义。H.264较高的算法复杂度严重地影响了其在实时环境下的应用,目前使用软件的方法已经很难实现高清视频的实时编码。本文对H.264进行了编码复杂度分析,并统计了整个软件编码中计算量的分布,其中帧间预测和整数变换量化占用了大量编码周期。为了实现实时编码,本文研究了H.264编码器的FPGA实现方案,首先分析H.264硬件编码系统的结构和特点。针对高清视频实时编码提出了一种多总线SoPC的硬件编码系统结构,并对功能实现进行了软硬件划分。根据H.264硬件编码系统的功能特点,本设计结合流水线技术对编码器软核的功能模块进行了划分。在此基础上,构建了基于PowerPC 405嵌入式处理器的H.264硬件编码系统,并将PowerPC 405的最小系统在Virtex-II Pro FPGA上进行了实现。最后,本文将H.264中频繁调用的整数变换量化模块进行了硬件实现。综合结果和性能分析结果表明,本文设计的H.264整数变换模块具有快速的特点,在保证性能的前提下,达到了实现简单、成本低的目标。希望本文研究分析的方法和所得成果,能对以后H.264硬件编码设计有一定的参考作用。