信道编码作为一种应用在信号传输时的差错控制技术,是卫星通信系统不可或缺的重要环节,Turbo乘积码（Turbo Product Code,TPC）作为一种向前纠错的信道编码类型,具有编码结构简单、译码复杂度较低、差错控制性能强等特点,广泛应用于各种通信场景,如何保持优异的差错控制性能的同时降低复杂度、提高译码吞吐率是研究人员努力的方向。该文通过对Chase-Pyndiah算法的改进,基于现场可编程逻辑门阵列（Field Programmable Gate Array,FPGA）平台实现了应用于S波段卫星测控系统的低资源占用、高吞吐率的TPC编码器和译码器。首先,完成了测控设备板卡的硬件设计,为TPC编码器和译码器提供了硬件平台。针对技术协议中的信号码速率、带宽、频率、误码率等参数指标的要求,提出了2种卫星测控设备板卡硬件架构,经从性能、功耗、成本等方面进行分析、比较后,选择了零中频式架构,并分别对架构中的Compact PCI Express接口电路、双倍速率同步动态随机存储器（Double Data Rate SDRAM,DDR）电路、AD9361外围电路以及FPGA外围电路等部分进行了设计。其次,完成了TPC编码器和译码器的结构设计。通过分析TPC的编码结构以及常用的几种分量码,选择了（64,57）扩展汉明码作为TPC的分量码。分析了TPC的硬判决译码算法和软判决译码算法,比较了迭代软判决译码的串行结构和并行结构,结合影响迭代译码的几个因素,提出了一种动态调整迭代次数的TPC译码器结构。最后,在Vivado开发环境中基于Verilog语言设计了TPC编码器和译码器的FPGA逻辑软件,并在仿真环境Vivado Simulator中分别对编码器和译码器进行功能验证。在40MHz时钟频率下实现了编码速率40Mbps的TPC编码器,TPC译码器在200MHz时钟频率下实现了随信道信噪比变化的24.85Mbps～40.12Mbps译码速率,在技术协议要求的Eb/N0=12d B条件下,译码速率为40.12Mbps。最终使用设计的卫星测控设备板卡上进行了硬件平台上的验证,经测试2小时未发现误码,满足了技术要求指标。