低密度奇偶校验码(LDPC)码是由Gallager在1962年首先提出的一种纠错码，在沉寂了多年之后，最近又重新成为通信技术研究的热点。LDPC码是一种具有稀疏校验矩阵的线性分组码，采用迭代的概率译码算法，LDPC码可以达到接近香农极限的性能。本论文首先给出了一种高效、经济的Qc—LDPc码的编码方案，然后针对QC—LDPC码的特点重点研究了快速译码算法和它的硬件实现。 编码方面，针对IEEE 802.16e协议中给出的LDPC码的校验矩阵具有准循环阵的特点，本文给出了一种利用移位寄存器来大量节省器件消耗量的编码方案。解码方面，本文研究了在白高斯噪声信道下，基于软判决迭代译码算法的一种具有很高并行度的快速译码算法一 Turbo Sum算法。文章给出了这种算法与BP算法和Min Sum算法的性能对比以及算法在迭代次数等问题上的仿真结果。之后，文章研究了这种快速译码算法的诸多定点化问题，在权衡了性能和复杂度后，给出了较为合理的量化方案。 在论文的最后部分，文章给出了这种快速译码算法的硬件实现方案，并详细介绍了译码器的总体结构和工作时序。此外，本文对每一个子模块的接口、内部结构和工作时序也进行了详细的解释和说明。最后，文章分析了这种硬件实现方案的器件消耗量以及运算量。利用这种硬件实现方案，在100M的时钟下，1/2码率码字的译码速率可以达到50M以上，同时误码率和误帧率的性能也能保持较好的水平。