论文部分内容阅读
为了满足嵌入式系统领域日益增长的性能和功耗约束,同时也为了更好的利用最新的半导体制造技术,片上多核系统(MPSoC)被正式提出,并迅速得到广泛的应用。然而,随着片上可集成的单元数目不断增多,多核体系结构和多核软件设计也随之变得复杂,众多的设计参数需要反复的探索和认证。因此,构建一个快速而又精确的多核仿真平台,并用其进行设计初期的设计空间探索和软硬件协同设计,具有重要意义。在分析国内外现有MPSoC平台设计思想的基础上,本文基于M5模拟器构建了一个快速精确的MPSoC全系统仿真平台,以实现片上多核系统的设计空间探索及软硬件协同设计。整个平台的设计被划分为硬件建模和系统软件移植两部分。在硬件建模方面,提出了一种SystemC主控的多层次协同仿真策略,将M5全系统模拟器和事务级SystemC模拟器融合,在保证仿真速度的前提下,提高了关键模块的仿真精度,从而为系统开发者提供了一个快速精确的硬件仿真平台。为了支持具有不同数据传输特征的多核应用,本文实现了中断方式和DMA方式两种网络接口的输入输出方案,并针对每一种方案实现了相应的硬件抽象层。设计者可以根据具体的应用特征选择不同的实现方案,以达到通信性能的最优。在软件移植方面,针对多核平台的特点裁剪Linux 2.4内核,定制文件系统,并利用RAM Disk技术加载文件系统。此外,本文实现了一种新的操作系统与MPI库函数的交互方式,从而有效的降低了通信过程中数据拷贝开销,采用该方式后通信总延迟减少了64%。本文通过在平台上运行并行MUSIC算法验证了平台的正确性,在4核平台上该并行实现较串行实现获得了3.2的加速比。为了便于分析多核通信过程的性能瓶颈,本文将节点间通信过程划分为发送准备阶段,网络传输阶段和接收准备阶段,并分别拟合出各个阶段的延迟公式。作为延迟公式的一个重要应用,本文分析了它在面向MPSoC的任务映射和调度算法中的重要作用。