软件无线电是当前无线通信领域的研究热点,其理论逐渐走向成熟,并在实际中取得了成功的应用。在软件无线电实现上,各种数字信号处理算法通常采用通用DSP来完成,这样做虽然可以提高系统的灵活性,但实现成本高,功耗、体积大,不适合于手持式移动终端。 由DSP、CPU、专用逻辑以及接口等组成的SOPC(可编程片上系统),是集成电路的发展方向,其突出优点体现在体积小,功耗低和制造成本低等方面,因而近年来成为众多软件无线电设计者所推崇的设计方法。 本文基于可编程片上系统,设计了一个软件无线电解调器,该解调器使用了一种新的结构:CORDIC(Coordinate Rotation Digital Computer,坐标旋转计算器)计算模块与RISC CPU结合。在这种结构下,本文对多种数字调制方式进行了解调仿真,使用过采样消除噪声等技术,大大提高了解调性能,是一种既通用又高效的解调平台。 本文设计了两个CORDIC模块,在0.35/μm的CMOS工艺下完成了ASIC综合,其最高工作频率可以达到190MHz。设计了两个32位RISC CPU模块,它们都完成了FPGA验证,其中CPU1还完成了ASIC前端设计,在0.35/μm的CMOS工艺下,最高工作频率可达到230MHz。最后,以CORDIC模块和RISC CPU模块为核心,结合FPGA的存储器资源,完成了整个解调器的FPGA设计,并通过了时序验证。