论文部分内容阅读
低密度寄偶校验码（LDPC）是近代信道编码研究领域颇受青睐的一种基于稀疏矩阵的线性分组码，它不仅具有逼近shannon限的优异性能，还具有高速并行执行编译码的潜力，在现代及下一代移动通信系统中备受瞩目。本文基于IEEE802.16e标准中的LDPC码，研究了其编译码算法，设计了符合该标准的编译码器。本文的主要工作在于：1.通过对各种编码算法的性能及复杂度分析，选取了快速迭代编码算法作为本文编码器的硬件实现算法。基于选取的算法，给出了编码器的设计思路与方法，根据给出的设计方法，设计了一种有效的编码器结构，该结构可以灵活的支持多种码率码长的LDPC码，结合本文的编码器结构，设计了结构中的各个子模块，并且对基校验矩阵的存储方式进行了优化，减少了存储空间。仿真及综合结果表明，本文设计的编码器功能正确，且具有较低的编码复杂度和较高的编码吞吐量。2.研究了基于两种不同消息传递机制的译码算法，分别是TPMP译码算法和TDMP译码算法。在对TPMP译码算法研究的基础上，结合Turbo译码简化算法的思想，给出了一种改进的TPMP译码算法，该算法与BP算法性能接近，且实现复杂度较低。在对TDMP译码算法研究的基础上，通过结合Offset最小和译码算法，给出了一种改进的TDMP译码算法，该算法计算复杂度较低，性能损失较小，且偏置参数具有一定的自适应能力。最后，采用Matlab编程，给出了各种不同译码算法的浮点和定点仿真结果，并对仿真结果进行了分析和比较。3.选取了改进的TDMP译码算法作为本文译码器的硬件实现算法。基于选取的算法，给出了译码器的设计思路与方法，根据给出的设计方法，给出了一种有效的量化方案，设计了译码器的总体结构，该结构可以灵活的支持多种码率码长的LDPC码，结合设计的结构，给出了结构中的各子模块，并在设计时采用了优化的数据存储方式、可配置的提前终止准则、校验节点和变量节点更新重叠化和对码长不大于1152的LDPC码进行双通道译码等技术，提高了译码器的吞吐量和硬件资源利用率。仿真和综合结果表明，本文设计的译码器功能正确，且具有较低的译码复杂度和较高的译码吞吐量。