论文部分内容阅读
数字存储产业属于高新产业。Flash技术作为高密度存储技术的代表以绝对优势成为各个领域的应用主流。由于Flash技术的突破传统平面Flash已经发展到了存储容量更大的3D Flash阶段。3D Flash即以传统Flash存储结构为基础,存储单元的堆叠方式扩展到了垂直方向上,使得在存储单元物理尺寸难以突破的情况下,极大的提升了Flash的存储容量。但容量提升是以Flash误码率成倍上升为代价的,因此3D Flash对Flash控制器的纠错能力提出了更高的要求,传统的纠错码已经不能满足这种高纠错性能的需求。理论纠错能力更为强大的低密度奇偶校验(Low Density Parity Check,LDPC)码在3D Flash纠错领域发挥着重要的作用。由于Nand Flash随着使用时间增加整体误码率会提高,需要调节信息的发送码率,传统的TLC Flash处理信息发送码率变化的情况需要用到多对编、解码器,硬件实现复杂度高且没有考虑到TLC Flash逻辑位比特错误率不同的情况,针对以上问题本文使用码字扩展的方法提出了一种适用于TLC Flash信道的速率兼容原模图LDPC码,优化原模图LDPC码的变量节点度的分布使之适配TLC Flash逻辑位不平衡的比特错误率情况。并在3D TLC Flash信道下也相应进行了仿真,仿真结果表明,所提出的速率兼容原模图LDPC码在各码率信噪比性能均比基于PEG算法的非规则LDPC码提高0.26d B以上。其次随着3D Flash整体误码率的提高,其数据可靠存储时间缩短,寿命也会跟着变短。因此如何提高3D Flash的使用寿命是其不可逃避的问题。由于3D TLC Flash在实际存储过程中数据出错比特数占全部比特数的比例较小,传统3D TLC Flash控制器直接将读取到的数据经过LDPC差错控制器进行检查纠错,计算量大、延迟高且易出现译码迭代次数过多的问题影响纠错性能,其次Flash经过多次擦写后,随着数据存储时间增加,某些存储区内LSB逻辑页误码率会显著提高,当其误码率超过LDPC差错控制器的纠错能力时,即使这个存储区里的其他逻辑页能被正确纠错,该存储区仍旧会被判定为坏区从而影响Flash可靠性。针对以上问题本文提出了一种基于循环冗余校验和比特交织的LDPC码的3D Flash差错控制方法,该方法用CRC判决读取数据是否出错,出错后才进行LDPC纠错,计算量小可靠度高减少了不必要的纠错性能浪费,其次使用比特交织器改变3D TLC Flash逻辑页中的比特信息存放顺序,降低了LSB单逻辑页误码率情况过高引起的不必要坏区情况,提高3D TLC Flash数据存储可靠性。仿真结果表明,相比于传统3D TLC Flash差错控制方法,本文所提差错控制方法降低了LSB单逻辑页35.7%的误码率,延长了3D TLC Flash数据可靠存储时间。