论文部分内容阅读
集成电路设计水平的进步推动了无线通信、移动互联网以及物联网等产业飞速发展,需要片上系统集成越来越多的模块和功能,这也使系统芯片内部的电源管理技术变得尤为重要。低压差线性稳压器(Low-Dropout Regulator,LDO)是电源管理电路中常用的一种直流稳压器,具有输出稳定、易集成和低噪声等优点。传统结构LDO需要在输出端外接分立电容来保证LDO的稳定性和瞬态特性,不利于系统芯片集成度的提高。无片外电容LDO(Capacitor-less LDO,CL-LDO)避免了外接分立器件,但其稳定性和瞬态响应的优化成为了设计难点。本文面向"5G高速数据转换接口"芯片,拟设计一种无片外电容的快速响应LDO,以满足芯片内部电源管理模块的要求。本文CL-LDO主要由电压基准电路、误差放大器、反馈网络以及瞬态响应优化电路四个模块组成,重点针对CL-LDO的稳定性差、响应速度慢的缺点进行改进,具体方案包括:1.为了提高CL-LDO的瞬态响应,本文提出了一种新型的CL-LDO瞬态响应优化电路。通过引入辅助的快速检测和调整回路,根据检测到的LDO输出上冲或下冲电压,自适应地动态调整输出驱动电流的大小,进而提高对负载的响应速度,并且能够减小LDO的输出过冲和下冲电压。2.在误差放大器的设计上,本文采用两级运放结构来实现基准电压和反馈电压的比较和放大。相比其它类型的结构,两级运放在满足电压增益要求的前提下更容易提供合适的输出摆幅。在环路稳定性方面,本文采用带调零电阻的密勒补偿来保证整个环路的相位裕度,片内补偿电容为5 pF。3.本文采用电流求和的温度补偿方式设计了0.8 V电压基准电路,能够在较宽的温度范围内为LDO提供稳定的参考电压。在版图布局方面,运放输入对管采取对称布局、伪管保护的方式进行设计,电阻反馈网络采取分段组合、对称布局以及伪电阻保护等方法进行设计,以满足匹配性要求。整个电路基于65nm CMOS工艺设计实现,采用Cadence工具进行电路设计、版图设计和仿真。本文设计的CL-LDO有源面积为160μm×130μm,输入电压为1.5～2.5 V,输出电压为1.2 V,最大输出驱动电流为10 mA,最低压差电压为300 mV。在输入电压为2.5 V的空载条件下,静态电流为87μA。通过采取本文提出的瞬态响应优化电路,当负载电流以1μs的上升和下降时间在100μA～10mA之间转换时,本文CL-LDO输出过冲电压和下冲电压分别从原来的68 mV和94 mV减小到22 mV左右,输出电压在1.04 μs时间内即可稳定到0.5%的精度范围。