网络通信是目前发展最快的领域之一，它与人们的生活和工作息息相关，为了满足网络实时性和业务量快速增长的要求，以及能够在一个网络中传输不同业务、不同数据类型、不同数据速率、不同连接信令，我们设计了宽带综合数据光同步网(WIDOSNet），它利用了SDH、光纤通信、SOPC等技术，在固定时隙传输指定数据，采用分散处理模式将数据交换变为数据选择,实现传输与业务的分离。随着网络的发展，信息量急剧膨胀，高速数据传输成为下一代网络（NGN）的一个重点考虑对象，在网络终端，传统并行接口技术成为进一步提高数据传输速率的瓶颈，而高速串行通信正在取代传统并行总线成为高速接口技术的主流，宽带综合数据光同步网作为高通信速率的网络，在高速数据传输的解决方案中，我们选择了高速串行接口。论文主要描述了利用Altera公司Cyclone IV FPGA高速串行收发器（SERDES）实现宽带综合数据光同步网集中器至网络节点的下行数据传输，详细介绍了高速串行收发器的内部结构、传输模式，按照协议配置了高速串行收发器并设计了数据模块，复位模块等；并利用内容可寻址存储器（CAM，Content AddressableMemory）对接收到的数据进行高速查找并判断数据类型，还对模块的硬件电路进行了描述，给出了硬件模块的部分电路结构，并对硬件进行测试，证明设计的正确性。最后对论文进行了总结，提出了一些改进方案。论文中的模块设计主要使用Altera公司的Quartus II软件和Mentor公司的Modelsim仿真软件。