目前常用的锁相环(PLL)电路是混合信号系统,它的性能常常受到模拟器件的限制。随着CMOS工艺技术的发展,在混合信号系统设计中尽可能使用数字电路代替模拟电路已经成为一种趋势。2000年开始,出现了除振荡器外全数字模块的PPL系统——全数字锁相环(ADPLL),其结果已成功应用在蓝牙中,经完善也能应用在WiMax和点对点跳频通信中。就目前理论计算与实际测量而言,ADPLL已显示出了面积小、功耗低、系统整合性好等对无线通信设备尤为重要的优点。但由于在诸如量化效应和跟踪范围等重要特性方面尚存在理论空白及问题亟待解决,ADPLL在频率精度、相位噪声等方面还存在着结果和控制上的不足。本文通过为ADPLL建立一种非线性相位域模型,分析量化效应对系统锁定和相位噪声的影响。由此模型发现,ADPLL量化误差的概率密度分布不一定满足线性量化模型的前提,所以,目前通用的、基于线性模型推导出的量化噪声和相位噪声结论与ADPLL的实际情况未必相符。同时通过Matlab和Verilog行为级仿真平台,展现了整数型一阶ADPLL在非线性阶段发生的带宽扩展现象和带内噪声下降现象。由此进一步导出了判断整数一阶ADPLL是否处于非线性阶段的量化步长阂值表达式,并提出了一种近似的ADPLL相位域噪声模型；其结果都与Matlab和Verilog仿真结果相吻合。最后,我们使用现有装置实际测量和结果分析了一个基于FPGA的准ADPLL系统,以便未来进一步研究。