CaCu₃Ti₄O₁₂（CCTO）陶瓷材料具有很高的介电常数,在电容器的小型化方面有潜在应用价值。然而CCTO陶瓷材料的研究中还存在一些问题,如介电损耗较大,巨介电常数的机理仍有不明之处。为此,本研究采用不同的掺杂量、不同离子尺寸和不同价态的稀土离子对CCTO陶瓷的A位和B位进行掺杂,利用正电子湮没技术研究了掺杂引起的缺陷及其对CCTO介电性能的影响。首先,研究了Lu³⁺对CCTO的A位Ca²⁺的掺杂效应。通过改变掺杂量,调控其缺陷浓度,正电子湮没测试显示出材料内部缺陷随掺杂量的变化,发现随掺杂量的增大,阳离子空位浓度升高;当空位浓度达到7.9×1022m-3左右后,内部势垒层电容器（IBLC）模型的晶界效应不能解释其介电常数随掺杂量的变化,需要利用缺陷极化效应解释其高介电行为,并且通过控制缺陷浓度能够改变CCTO的介电性能。其次,控制掺杂浓度在IBLC模型适用的量下,研究了掺杂离子半径对CCTO缺陷、微观结构和电学性能的影响,发现掺杂离子半径影响晶界处富铜相的析出,而缺陷浓度的变化能够反映出该析出量的变化。结果表明:材料内部的缺陷浓度随掺杂离子半径减小而下降,同时晶界处析出的富铜相依次减小,相应的平均晶粒尺寸和介电常数也依次减小。掺杂后,介电损耗明显下降,而介电常数仍保持在103以上。文中还选取Y³⁺,Zr⁴⁺,Ta⁵⁺部分取代Ti⁴⁺,研究了掺杂离子价态对CCTO性能的影响。借助正电子湮没技术识别出材料内部缺陷的变化特点,发现施主Ta⁵⁺掺杂增大钛阳离子空位,抑制晶粒生长,降低介电常数和损耗;受主Y³⁺掺杂增大铜空位,促进晶界处富铜相的析出,有利于晶粒的生长,提高材料的介电常数。等价Zr⁴⁺替代对缺陷状况和微观结构影响较小,材料的介电性能无明显变化。为了进一步降低CCTO的介电损耗,选用低介电损耗的SrTiO₃对CCTO进行复合。发现适量的SrTiO₃复合后,Sr²⁺进入CCTO晶格,TiO₂和富铜相形成的低熔点液相促进晶粒的生长,提高了材料的介电常数,并维持低频的介电损耗不变,而高频介电损耗则有所下降;进一步的增大复合量后,由于增大了晶界密度和厚度,提高晶界电阻,从而显著降低材料的介电损耗,但介电常数也有所下降。复合量为2%时,材料的介电损耗可降至0.03,而介电常数仍维持在103以上。此外,文中还研究了制备工艺对CCTO陶瓷样品的微观结构和电学性能的影响。