近年来，随着通信、计算机和多媒体技术的日益进步，对大数据流的存储和处理提出了更高的要求。DDRII SDRAM作为第二代DDR技术，已经广泛地应用在各个领域，极大地满足了系统存储的需求，对于它的控制器的研究已经成为热点，是相当有意义和价值的。本文中设计的DDRII SDRAM控制器负责连接系统和外接的内存，根据系统的要求访问DDRII SDRAM内存，读写数据。控制器设计代码量较大，在Data Path上存在多路数据调度，多命令调度和多时钟域问题，其设计的好坏在后期的频率提升、兼容性测试和性能验证中被证实有很大的影响。从频率和性能角度出发，本次设计的DDRII SDRAM控制器，将DDRII内存内部的bank读写信息变为可见，地址映射以Bank地址为低地址，控制时序不用状态机而改用移位寄存器，在考虑其功能的正确性同时，实现跨命令时序优化，提高了控制器频率，避免了逻辑路径延时太大，达到了较高的带宽利用率和性能。同时为保证在整合到系统中时，控制器能稳定工作，详细分析了控制器采集数据的时序窗口，在datapath上实现了延迟可配置性。并且加入了低功耗模块的设计，在DDRII内存长时间不被访问时，控制器会自动使内存进入低功耗模式，减少了功耗。本文首先介绍了DDRII SDRAM的工作时序特性与DDRIISDRAM控制器的功能、要求，然后例举了目前业界的较为普遍的设计架构，提出了本次的设计方安，详细阐述了DDRII SDRAM控制器设计实现与验证，并与Altera公司的控制器IP进行了性能与带宽的分析和比较，证明本次设计的性能要略优于Altera公司的控制器IP，达到了较高的水平。