论文部分内容阅读
随着集成电路技术飞速发展,数字电子系统集成度和复杂度大幅提高,在生命周期内出现故障的概率也随之增大。当前,高度集成的数字电子系统广泛应用在各个领域,尤其是应用在恶劣环境难于人工维护的关键系统中时,对数字电子系统的可靠性提出更高要求。可重构硬件的结构特点为构建高可靠的数字电子系统提供了更加灵活的方法,可重构硬件自诊断与自修复技术研究在高可靠数字系统设计领域具有重要意义。本文研究可重构硬件内建自诊断与自修复技术,主要研究工作包括:(1)针对传统可重构硬件互连资源的自诊断与自修复需要外部控制、难以在线实现和硬件资源开销大等问题,本文给出了用于可重构硬件互连资源在线自诊断与自修复的电路结构设计方案。在设计的电路基础上,提出了初步诊断和精确定位两个过程相结合的互连资源自诊断方法。首先,通过初步诊断过程判断通路是否存在互连故障;其次,通过精确定位过程精确定位故障的具体位置;提出了绕过故障多路器和故障线移位的互连资源故障自修复方法。通过实验证明了该自诊断与自修复方法能提高互连资源容错能力,并且减小了资源开销。(2)针对当前可重构硬件可配置逻辑块的在线自诊断与自修复方法实现过程复杂、时间和硬件资源开销大等问题,本文设计了具有自诊断能力的可配置逻辑块。提出了逻辑块内部的在线循环自诊断方法;改进了二模冗余电路结构,通过重配置可配置逻辑层实现故障自修复,该方法在没有增加硬件开销的同时增加了自修复能力。通过实验证明了该自诊断与自修复方法易于实现,并且大大降低了时间开销和硬件资源开销。(3)以实际电路为例在本文所设计的可重构硬件上实现功能映射,应用Modelsim软件进行布局布线后的仿真;研制开发了可重构硬件验证实验板,实验板的核心FPGA芯片采用了Xilinx公司的XC2S200-5PQG208C,把设计的电路下载到实验板中测试,验证了设计的可行性与正确性。本论文的研究工作受国家自然科学基金(60871009)、航空科学基金(2009ZD52045)和南京航空航天大学基本科研业务费专项科研项目(NS2010086)的资助。