几十年来,摩尔定律作为集成电路行业的“黄金准则”一直引领着半导体器件向着不断缩小的方向发展。传统平面MOSFET在深亚微米尺寸下一直保持着优良的特性,但是随着器件尺寸进入纳米级别,短沟道等小尺寸效应愈发严重,极大地限制了平面MOSFET的发展。为应对这一问题,增强小尺寸下器件的栅控能力,多种多栅结构器件应运而生,FinFET便是其中的一种。FinFET,Fin Field-Effect Transistor,鳍型场效应晶体管,因其形状似鱼鳍而得名,虽然它在短沟道效应等问题上表现出比传统MOS更优异的特性,但随着尺寸进一步缩小,因工艺偏差而导致的器件本征涨落问题对FinFET的影响越来越大,但相关的仿真工作并不多,尤其是系统性地综合分析几种不同涨落影响权重的实验少之又少。本文研究的重点就是用仿真的方式,模拟FinFET器件几种最常见的工艺涨落,并分析其影响。首先是器件模型的搭建,得益于前人的研究,在三维模型搭建上,有很成熟的BSIM模型作为参考,同时本人使用了二维模型以做批量仿真之用,可以很好地拟合三维模型的特性,并能够极大地提升仿真的效率。其次是仿真软件的使用,GSS Tools能够生成性能可靠的三维FinFET模型,并支持几乎所有常见涨落的添加,同时仿真其电学特性;Sentaurus TCAD可以模拟线边粗糙涨落的添加,仿真器件特性同时可以搭建简单的电路并进行电路级仿真,二者均是业内认可的器件仿真和涨落模拟平台,为本人的研究提供了可靠的技术保障。具体实验层次上,本文从器件级到电路级逐层次地剖析涨落的影响。器件级重点关注线边粗糙涨落,金属功函数涨落和随机掺杂涨落三种工艺涨落源,仿真的参数包括阈值电压,漏致势垒降低效应(DIBL)和IdVg。电路级从负面影响和正面利用两个方向出发,负面影响以SRAM电路为例,分析涨落对SRAM电路稳定性和可靠性的危害,从电路角度提出抑制关键涨落的方法;正面利用是抓住了工艺涨落足够随机,不可预测的特点,可以很好地用在密钥产生上,具体电路以SRAM-PUF为例,探索利用FinFET涨落作为SRAM-PUF随机源的可能,同时更进一步,定量分析涨落大小与SRAM-PUF准确性和可靠性的关系,为实际的工业界提供参考的方向和价值。