论文部分内容阅读
本文研究了CPU的存储器管理(MMU)。MMU的功能是控制各种存储系统的工作并将虚地址转换成物理地址，以及控制存储器访问权限。其目的是在能够正确完成各种存储器访问的同时还能获得较高的访问速度，以提高整机性能。 MMU采用分页管理和虚实地址转换方式实现。为了进一步提高MMU性能，设计了TLB(Translation lookaside buffer)和系统控制协处理器(CP15)。TLB用以存放常用段和页的地址，以提高访问和查询速度，CP15则控制所有的标准存储器与系统设备。 MMU采用模块化设计，由VHDL语言实现。为验证设计的MMU的正确性，本文使用PERL语言建立了测试方案并在测试平台上进行了测试。测试结果表明本文设计MMU的合理性和正确性。