论文部分内容阅读
随着集成电路工艺和通信技术的飞速发展,低功耗、单芯片VHF频段(76MHz-108MHz)的FM(Frequency Modulation)接收芯片广泛应用于调频立体声广播接收、家庭安防系统、汽车门禁系统等领域。锁相环电路作为FM接收芯片中的重要组成部分,对整个FM接收机的信噪比具有很大的影响,因此对锁相环电路的研究具有非常重大的研究意义。本文以应用于VHF频段(76MHz-108MHz)的FM接收芯片中的锁相环研究为出发点,根据FM接收机对锁相环频率综合器的性能要求,提出了解决锁相环锁定时间和相位噪声矛盾可变带宽锁相环的设计。设计了基本消除“死区”的鉴频鉴相器与电荷泵电路,其中鉴频鉴相器的输出采用互补输出结构;电荷泵电路采用全差分结构,这样能够很好的抑制共模干扰,同时用MOS有源负载替换原来的电阻大大减小了芯片的面积;可编程分频器的结构上,采用除2/3双模分频器的结构,有利于版图的模块化设计,加快了设计时间。电路设计上采用电流模逻辑(Current Routing Logic),这样通过尾电流逐级递减很好的降低了可编程分频器的功耗;压控振荡器采用有源负阻LC振荡器,外接高Q值电感和可变电容有效减小了芯片面积及相位噪声。锁相环的整体仿真中用模拟电路语言Veri log? A对压控振荡器和可编程分频器进行建模,缩短了仿真时间,并且使锁相环能够实现闭环仿真。整个芯片仿真中用Veri log? A对立体声信号源建模,使得仿真可以更加真实的模拟现实环境。最后,通过对FM接收芯片的仿真表明,本文设计的锁相环频率综合器电路锁定时功耗达到12mW(电源电压为3V),锁定时间t settle≤1ms、信道切换时间t switch< 1.4ms、相位噪声-123dBC@1MHz,完全符合VHF频段(76MHz-108MHz)的FM接收芯片对频率综合器的要求。