磁电传感器作为一种新型磁场传感器具有低噪声、低成本、制作简单的特点,非常适用于高精度的磁场测量。为了提高磁电传感器的测量分辨率,设计低噪声的驱动电路非常重要。本论文针对磁电传感器的谐振特性和对偏置磁场的调制特点,设计了一款基于锁相放大原理的低噪声驱动电路。驱动电路分为信号通道、相干器和参考通道三个部分,其中信号通道中使用低噪声的JFET作为前置输入器件,相干器中使用了低噪声的模拟开关,参考通道中激励时钟和移相使用CPLD对有源晶振分频和移相产生。使用CPLD的优点是可以针对不同传感器的不同时钟和移相扩展要求使用编程满足,同时具有非常低的相位噪声。在设计的低噪声驱动电路的基础上,本论文对电路中的各个模块,特别是电荷放大器,模拟开关和低通滤波器进行了噪声分析和MATLAB计算仿真。本论文分别对模拟驱动电路进行了分模块噪声测试。对JFET电荷放大器在输入电容为220nF和2.2uF的条件下进行了测试,测试结果基本符合计算结果。同时与基本电荷放大器进行了比较,发现JFET电荷放大器的噪声特性优于基本电荷放大器,在本论文的传感器输入下噪声系数为0.049dB。低通滤波器的噪声测试结果与计算结果非常符合,其在通带内的噪声水平为150nV/rtHz左右。在驱动电路输入端接入6.8nF的电容情况下,驱动电路的噪声水平在通带内测试结果大约为200nV/rtHz。最后对系统的测试结果表明系统噪声水平为1.78nT/rtHz。