目前,自旋转移力矩随机访问存储器(spin-transfer torque random access memory,STT-RAM)因为具有可扩展性良好,存储密度高和静态功耗低等多种优良特性,被认为是最有潜力替代SRAM缓存的存储器。一个STT-RAM单元的面积仅有SRAM的1/3到1/9,在相同的面积下能够实现远大于SRAM容量的STT-RAM缓存,有效提高处理器系统的性能。然而,STT-RAM也存在一些缺陷,比如长写延迟和高写功耗,严重制约了其作为缓存时的性能表现。为了解决该问题,我们考虑改变STT-RAM的数据保持时间来得到不同的写性能,并提出基于多种不同保持时间STT-RAM单元搭建完整的STT-RAM缓存层级架构。对于最高层级缓存(L1缓存),我们使用低保持时间的STT-RAM单元,其优异的写性能可以满足较高层级的性能要求,经过测试,本文提出的L1缓存性能与常规SRAM缓存相同,而能耗只有其57.8%;对于较低层级缓存,本文提出基于多种不同保持时间的STT-RAM单元进行混合搭建,设计新型混合缓存架构以及相关的数据迁移策略,从而充分利用各种STT-RAM单元的优势。经过测试,本文中的双单元混合L2缓存设计与SRAM缓存相比,性能达到了SRAM的98.6%,而能耗只有其4.2%;三单元混合L3缓存设计与SRAM相比,性能达到了其99.4%,能耗仅有其3.4%,远低于SRAM缓存设计。