在过去，互连对数字组件如微处理器电气性能的影响非常小，使用一些简单的经验规则就可以解决几乎所有问题。但是随着科技的进步和信息量的剧增，人们对带宽的要求越来越高，推动了处理器和总线速度的不断提高，从几百兆到数吉赫兹的处理器已经随处可见，而且将来会有更高速度的器件出现，以满足人们对数据、语音、图像等大量数据的实时传输要求。 数字系统速度的提高意味着信号的升降时间尽可能短，而频率和边沿速率的提高将带来一系列的高速设计问题。现代的高速电路设计中，经常会出现一些互连的问题如延迟、反射、衰减、散射、串扰、地弹等，这些效应可能会导致显著的脉冲畸变，即使是传输很短的一端距离。此外，边沿速率和频率的加快使得电磁干扰问题更加突出。所以，信号传输中的信号完整性(SI，Signal Integrity)问题和电磁兼容性(EMC，Electromagnetic Compatibility)问题成为了现代电路集成中的两个最主要的问题。这些问题的出现给系统硬件设计带来了更大的挑战，许多从逻辑角度看来正确的设计，如果在实际PCB设计中处理不当就会导致整个设计失败。专家预测，在未来硬件电路设计开销方面，逻辑功能设计的开销将大为缩减，而与高速设计相关的开销将占到总开销的80％甚至更多，高速互连设计已经成为系统设计能否成功的主导因素。 本文第一章讲述了互连设计重要性，介绍了互连的分类和模型以及高速互连设计中的信号完整性和电磁兼容性问题，并总结了国内外的研究现状。 第二章论述了现今高速互连设计使用到的分析方法，包括电路方程的表述和模型简化算法。 第三章在讲解传输线模型的基础上，系统阐述了高速互连设计中的信号完整性问题，包括反射、串扰、同步开关噪声和非理想互连等，给出了系统必须满足的时序方程；使用Cadence PSD14.2软件包对五种常用的端接方法进行了仿真，并分析了两耦合传输线系统中线间距、平行走线长度、介质层厚度、干扰信号频率和上升时间等参数变化对串扰的影响以及片上和片外去耦电容对降低同步开关噪声的作用。 第四章研究了高速互连设计中的电磁兼容性问题，讲述了电磁辐射的机理以及差模和共模远场辐射的频率特性，通过软件仿真分析了去耦电容、铁氧体和共模扼流圈在优化PDS性能和降低EMI方面起到的作用。 第五章总结了本文所做的主要工作，并给出了后期工作的建议。