低密度奇偶校验(low-density parity check, LDPC)码由Gallager于19世纪60年代初期首次提出。但直到1981年,Tanner才从图的观点提供了一种对LDPC码的全新阐释。90年代末期一些编码研究人员才开始研究图编码和迭代译码。他们的工作导致了对LDPC码的重新发现和进一步推广。基于置信度传播迭代译码的长LDPC码已经被证明能够获得接近香农极限的误码性能。然而,在实际的通信系统中,当码长较短或者使用高阶调制时,传统的LDPC (binary LDPC)码表现出明显的性能损失。高阶伽罗华域上的LDPC (Non-binary LDPC, NB-LDPC)码在此时表现出较大的优势。设计高性能的NB-LDPC译码器是当前研究热点之一。基于此,本文在深入分析Sum product algorithm (SPA)、MAX-LOG-SPA等算法的基础上提出了一种面向硬件实现的新算法HOM-LOG-SPA。 HOM-LOG-SPA是一种对数域上基于置信度传播的算法,以MAX-LOG-SPA为基础,也只包含加法和比较操作,利用校验方程解的特殊排列组合,通过分层实现加法和比较操作(layered summation comparison, LSC),以较少的运算次数完成了行操作。与MAX-LOG-SPA相比,HOM-LOG-SPA具有与之相同的译码性能,但行操作运算复杂度降低了p-2倍,其中p为校验矩阵的行重。与SPA相比,只有很小的性能损失。在算法仿真的基础上,提出了基于LSC的NB-LDPC译码器架构。此外,该架构采用特殊的RAM组织方式,保证了译码算法的并行度,解决了并行运算过程可能产生的诸如数据相关性、存储器访问冲突等问题。基于以上关键算法和结构的研究,设计并实现了二阶扩展域上规则LDPC码通用译码器。以上关键技术都通过搭建基于FPGA的NB-LDPC编译码系统得到了验证和测试。