论文部分内容阅读
静电放电(Electro Static Discharge简称ESD)已经成为集成电路(IC)芯片失效的主要原因之一,尽管国内外对低压集成电路ESD防护的研究已日趋成熟,但是对高压集成电路的研究仍处于起步阶段,并且高压集成电路通常处于大电压、大电流等极其恶劣的环境中,往往对ESD防护器件的维持电压要求比较苛刻,而且常规的ESD保护器件在高压集成电路中极易出现误触发、类闩锁、鲁棒性不足等问题,这更加剧了高压集成电路ESD防护设计的困难。鉴于此,本文的主要设计目标是提高ESD防护器件的维持电压,设计出具有高维持电压、防闩锁的ESD防护器件,以满足高压集成电路的ESD防护需求。本文的主要工作及研究成果如下:1、本文研究了ESD防护的基本理论知识,包括ESD测试模型、ESD的测试方法、ESD防护器件的设计窗口以及理想状态下ESD防护器件的特性。本文结合Sentaurus TCAD仿真工具对二极管、BJT、MOSFET、SCR的工作原理及性能进行深入研究、分析与优化,对比了各ESD防护器件的优缺点及适用范围。2、为了满足高压集成电路对ESD防护器件高维持电压的设计要求,本文对传统SCR器件维持电压过低的问题进行结构优化设计,提出了一种具有高维持电压的SCR器件结构(High Holding Voltage SCR简称HHVSCR),该结构通过抑制SCR结构自身固有的正反馈注入机制来提高SCR的维持电压,Sentaurus TCAD仿真结果表明在相同的器件面积下HHVSCR的维持电压可以从1.88V提高至12V,对触发电压基本没影响,并且HHVSCR的维持电压随NIL层的深度增大而增大。3、为了提高ESD防护器件的维持电压,本文最后还提出一种堆叠式的HHVSCR结构,采用堆叠方法的前提是要求堆叠单元具有浅回滞特性,故本文对HHVSCR结构的性能先进一步的优化,通过在阴极N+区域下添加一个重掺杂的P型注入层(PIL)来进一步提高HHVSCR的维持电压,TCAD仿真结果表明优化后的HHVSCR的回滞区域小于3V,改进后的HHVSCR器件结构可以采用堆叠的方式来提高维持电压。TCAD仿真结果表明堆叠式HHVSCR的触发电压及维持电压随堆叠器件的数量成倍的增加,在实际的应用中,可以基于此方案通过调整堆叠HHVSCR器件的个数来满足不同高压集成电路的ESD防护设计要求。