论文部分内容阅读
在计算机和通信领域内由于嵌入式系统高效并且简洁,近年来发展比较迅猛,在消费类产品和通信产品中越来越趋于发展核心。但随着处理器总线的传送能力缓慢的发展速度往往无法满足较快发展的处理器的主频和性能。高性能的嵌入式系统对互连的芯片间信号的带宽的处理和所需成本、采用此互连的灵活性及可靠性的要求也不断的在提高,未来高性能的通信系统需要更高性能的传输总线,这些是传统总线完全不能达到的,互连总线的设计和制定问题成为了高速运算系统和信号处理系统的主要问题。为了解决此问题,出现了RapidIO系统互连总线技术,设计Rapid IO的目的就是针对将高性能的嵌入式系统芯片进行互连和板间互连。选择Rapid IO作为嵌入式系统互连的最佳方案是因为其具有外部引脚少、总线频率高、延迟低和可靠性高等特点,是未来发展的方向。本论文以此为研究背景,以RapidIO总线为研究基础,提出一种Rapid IO核的设计方案,并通过仿真工具对RapidIO核进行功能验证。论文的具体工作如下:首先,介绍RapidIO的发展背景,重点介绍RapidIO发展当前阶段的基础知识和技术现状。将RapidIO和传统总线进行对比指出研究Rapid IO的必要性,并阐明RapidIO的优势,满足了高性能计算机系统的要求,分析应用现状。然后,系统详细的介绍了Rapid IO协议规范。分析总线的传输协议,根据总线的传输特性划分接口功能模块,重点介绍基于RapidIO协议的接口IP核的设计,研究了RapidIO核的设计过程,本文所设计的RapidIO IP核支持对远端互连设备的访问,包含了Rapid IO协议规定的基本传输通道,根据规定的六种数据传输类型规范了Rapid IO各层的功能块接口。针对本文的设计,分析并采用相应的验证方法,完成验证平台的搭建工作。最后,根据搭建好的有效验证平台,以仿真软件为基础,验证IP核的功能。通过有效验证所设计的Rapid IO IP核,对结果进行了分析,表明了本文所实现的RapidIO IP核符合了协议所规定的要求。