在通信技术飞速发展的今天,IC工艺不断进步,随着数据处理速度的不断加快,对数据传输也有了更高的要求。在高速通信中串行通信因其串扰低,结构简单而占据主导。因而SerDes(Serializer/Deserializer)接口电路成为现代通信中至关重要的模块。而近年主流的SerDes其功耗效率在10 mW/Gbps左右,这样的功耗在现今上百吉比特甚至是太比特的高速传输应用中是非常惊人的的。而且在一些特殊的应用,如移动终端中,高功耗的SerDes接口是不可接受的。SerDes的低功耗设计已成为重要的研究课题。SerDes接口电路主要包括发送模块,接收模块和时钟模块。其低功耗设计需在达到较高数据传输率的同时尽可能地降低功耗,同时保证信号的完整性,减小在高速传输中由传输线的非理想因素引起的波形失真,而发送模块通常是其中功耗最大的部分,因此其低功耗设计非常重要。发送模块的设计除需兼顾速度、功耗外,为保证信号完整性,还需降低时钟和数据的抖动,采用差分输出以降低电磁干扰和串扰,实现阻抗匹配以降低反射。本文在对高速传输的噪声抖动和信号完整性理论进行深入学习后,在分析SerDes发送模块功耗并学习相关标准的基础上,确定了本次设计的指标,设计了一个采用LVDS(Low Voltage Differential Signaling)驱动器的Ser Des发送模块。为了尽可能地降低功耗,并串转换电路采用基于时钟反相器的树形结构,将8位并行数据串化为1路差分信号,并且串化过程前两级都使用单端信号以降低功耗,只在最后一级前转化为差分信号。串化器使用最高频率为2GHz的半速时钟,由2分频器逐级产生,并且分频器输出为四相时钟,以保证数据和时钟的时序满足要求。驱动器电路则使用工作在0.3V的LVDS结构,使用稳压器提供驱动器工作电压,采用N-over-N的结构,以满足电路在低压工作下的电平需求,并降低功耗,减小寄生电容,由阻抗匹配控制模块来保证驱动器和传输线缆的阻抗匹配。本次设计采用SMIC 0.13μm工艺,整个芯片工作在0.8V电压之下。仿真结果显示电路最高工作速率为4Gbps,输出差分摆幅为300mV,整体功耗为3.54mW,功耗效率为0.89mV/Gbps,并且信号的上升下降时间,下冲,阻抗匹配等都满足LVDS协议的要求。