信道编码是通信系统中重要的组成部分,自香农提出信息论以来,无数学者致力于寻找能够达到香农极限的编码方式。直至2008年,极化码被首次提出,成为第一个被证明在二进制输入离散无记忆信道上传输可以达到香农极限的编码方式。2016年,极化码入选第五代移动通信（5G）标准,成为增强移动宽带（eMBB）场景中控制信道的标准编码方式。极化码在移动通信、计算机存储等领域具有巨大的潜力。除了具有卓越的纠错性能,极化码还具有较低编译码复杂度。目前,5G标准中极化码编码链路采用凿孔和缩短等速率匹配模式,极化码译码算法采用连续消除列表（SCL）译码算法。在凿孔/缩短模式下,极化码码字中部分比特无需传输,可以支持任意码长和码率的极化码传输。基于此的极化码构造方式和编码架构实现研究具有现实意义。SCL译码算法在循环冗余校验（CRC）码的辅助校验下,可以在纠错性能上超过低密度奇偶校验（LDPC）码和Turbo码,但是具有较高的译码时延。当译码路径数目为L时,SCL译码的算法复杂度为连续消除（SC）译码的L倍,且路径交互消耗了大量的时间。因此,极化码高效译码算法和低延时实现具有重要的研究意义。针对于极化码的实现,本文着重于基于通用处理器的实现方式,与硬件实现相对比,软件实现具有更强的灵活性和可扩展性,因此具有低开发成本和更短的升级周期,能够更好地匹配5G关键技术——云接入网（C-RAN）,实现动态资源配置和管理。针对极化码编码架构研究,本文提出了适用于任意二进制对称信道的通用极化码构造方法,并提出了一系列低延时折叠编码架构。针对极化码高效译码算法研究,本文提出了基于CRC辅助校验的通用分段路径删除译码算法、快速分布式排序算法、层定位复制算法等三项原创算法,并改进了基于分段译码的CRC分配算法和传统的分布式排序算法。针对极化码低延时实现研究,本文实现了基于通用处理器的软件极化码编译码平台,实现了针对极化码译码的多核多线程编程。通用极化码构造方法基于Tal-Vardy构造法提出,与传统构造方法不同,在凿孔/缩短模式下,待极化的信道不是完全一致的。文章证明了在该条件下的相关信道的对称性和信道的降维性质依旧成立。对二进制擦除信道、二进制对称信道和加性高斯白噪声信道的仿真结果表明,在凿孔/缩短模式下,所提出的通用极化码构造方法能够极大改善极化码的纠错性能。低延时极化码折叠编码架构根据通用构造方法的信息位分布,减少输入比特数量,从而降低编码时延。文章归纳了传统折叠编码架构的自动生成架构的表达式,并基于此提出了第一类低延时折叠编码架构,硬件实现结果表明,对于码长为768,码率为1/2的情况,时延降低了31%,吞吐率提升了28%。另外,文章提出了前向输入、后向输入、缩短模式和凿孔模式四类低延时折叠编码架构,以码长为16举例,介绍了折叠方法并给出了相应的电路。在降低时延的同时,四类低延时折叠编码架构的延时单元均不大于传统的折叠编码架构。基于CRC辅助校验的通用分段路径删除译码算法是一种分段译码与路径删除相融合的算法,本文首次提出了基于信道极化的分段CRC策略。同时根据极化码的极化性质,对连续分布的信息位块进行路径删除以降低译码复杂度。文章详细介绍了分段策略及对应参数配置,针对CRC长度的分配,文章提出了通用的分配算法。基于高斯近似构造法,计算每一段的等效码率和等效信噪比,得到每一段的错误概率。通过对所有段的错误概率的联合优化,生成最优的CRC分配结果作为分段译码算法的参数。该算法具有通用性和灵活性,更适用于软件实现,参数配置在线下实现,该算法可以保证译码性能无损的情况下可以有效降低线上译码时延。针对SCL译码的路径排序,本文改进了分布式排序算法并提出了面向特殊节点的快速分布式排序算法。作为一种非严格排序算法,分布式排序算法能够利用路径扩展后路径度量值的关系,有效地降低排序复杂度。根据信道极化的性质,本文调整了分布式排序的顺序,使其复杂度与比较轮数呈正相关,进一步提升了排序速度。针对特殊节点,由于路径度量值关系的缺失,分布式排序不再适用。本文提出了快速分布式排序算法,降低了特殊节点的排序复杂度,同时保证了排序后大部分路径的不变性以减少路径更新的次数。针对SCL译码的路径更新,本文提出了层定位复制算法。通过建立参考矩阵记录新旧路径第一个不同的比特序号以定位新旧路径数据不同的层数。复制译码中间值时,仅复制数据不同的层数即可,避免了数据相同层数的多余复制。与现有的指针复制相对比,层定位复制算法更适用于软件实现,由于指针复制在指针矩阵的读写消耗时间过多。同样条件下,采用层定位复制算法的软件SCL译码比采用指针复制算法的软件SCL译码速度提升30%。基于以上高效低复杂度极化码译码算法,本文实现了基于通用处理器的极化码编译码平台。除上述原创算法外,在算法层面还采用了特殊节点优化的算法,数据层面采用单指令多数据流（SIMD）技术进行帧内数据的并行计算,此外,编译器层面和代码层面也做了部分优化。平台运行结果表明,对（2048,1723）进行L=32的译码,在信噪比为4.0 dB时,译码时延为352μs。与现有结果在统一CPU标准后对比,本文对应的平台比目前最快的可灵活配置的软件极化码译码器快37%,比目前最快的展开软件极化码译码器快10%。在长码场景下测试结果表明,平台可以实现译码时延与纠错性能的较好平衡,对（8192,6444）进行L=16的译码,在纠错性能为10^-7量级时译码时延可达759μs,显示了极化码在长码应用场景的潜力。为了进一步提升平台的吞吐率,本文采用了自适应SC-SCL混合译码算法,使得最坏译码时延由SCL译码决定,吞吐率由SC译码决定。本文针对SC译码通过多核多线程编程实现了帧间并行计算,实现了基于OpenMP的多核多线程编程,并首次实现了基于C++11新特性的多核多线程编程。4线程编程结果表明,多核多线程实现的译码吞吐率为单核实现的3倍,且基于C++11新特性的实现结果更加稳定。采用自适应SC-SCL混合译码的软件极化码平台的理论结果表明,对（2048,1723）进行L=32的译码,在信噪比为4.5 dB时,吞吐率可达333.87 Mbps,比目前已知最快的软件极化码译码平台的吞吐率速度提升40%。