SiC MOSFET凭借其材料独特而优异的结构和性能在大功率、高温高频等应用领域发挥着重要的作用，但由于其高浓度的陷阱，导致了器件的栅稳定性差以及迁移率低。由于SiC器件工作环境温度较高，研究其高温特性也具有比较重要的实际意义。而目前国内外对这方面的研究还不够完善，限制了SiC MOS器件的大规模应用和商业化进程。因此为了改善SiC器件的性能，提高其可靠性，需要针对SiC MOS结构器件进行建模，从理论上对其进行分析和改进。　　基于载流子隧穿模型、F-P热电子发射模型以及SRH（Shockley-Read-Hall）复合模型使用Sentaurus软件建立了包含SiC/SiO2界面陷阱（Nit）和位于SiO2内部的氧化层近界面陷阱（Niot）的模型并进行仿真。　　通过所建立的模型进行C-V和I-V仿真，研究Niot和Nit对栅稳定性和沟道迁移率的影响。仿真结果表明，Niot是导致阈值电压（VTH）发生偏移的主要原因，其对迁移率的影响主要体现在对载流子的俘获上；Nit则由于释放载流子的速度较快，对VTH的偏移影响较小，对沟道迁移率的影响体现在电荷俘获和库伦散射两个方面。　　仿真研究了Niot的物理位置和能级位置对C-V回滞电压的影响，以及从实验和仿真结合的角度研究温度对界面陷阱电荷（Qits）和近界面陷阱电荷（Qnits）对MOS结构C-V和I-V的影响。　　根据所建立的MOS结构模型，从电荷的隧穿概率、陷阱发射时常数τe和捕获时常数τc的角度解释了不同物理位置的陷阱对C-V回滞曲线的影响。随着陷阱物理位置的深入，氧化层陷阱电荷浓度Qnits整体呈现先升高后降低的趋势。当陷阱距离界面超过6nm时，陷阱已经无法捕获电荷。而当陷阱物理位置小于6nm时，Qnits浓度随着陷阱和界面的距离增加而增加。考虑到氧化层电荷对平带电压的影响随距离的增大而衰弱，C-V的整体回滞在距离界面3nm处达到最大。另一方面，随着陷阱能级在SiO2禁带中的深入，Qnits的俘获整体呈现先增大后减小的趋势。在氧化层陷阱能级距离SiO2导带底1.5eV时，陷阱电荷俘获达到峰值。1.5eV以后对平带电压的影响缓慢减弱，随着陷阱能级进入SiC禁带，其作用逐渐消失。　　I-V的仿真和实验结果均表明，随着温度的升高，阈值电压和迁移率在相同的温度（600K）下同时分别达到了极小值和极大值。仿真中直接提取出来的陷阱电荷曲线表明，虽然根据公式温度升高会导致隧穿概率的增大和τc、τe的减小，但是三者的变化对Nit和Niot的影响程度却不一致。τe的减小使得Qits更快的被释放，这部分被释放的电荷会因为隧穿概率升高更多的到达氧化层内部，并且被氧化层陷阱捕获，使得Qnits和Qits随温度升高分别增加和减小，最终导致VTH和场效应迁移率随温度变化存在一个极值。并且从C-V测试得到的电荷俘获情况来看温度升高还会加剧发射和捕获电荷曲线的不对称性，导致氧化层中残留更多的陷阱电荷，使得C-V曲线的回滞增加。　　为了能够完善目前SiC的测试方案，研究在不同外加偏压条件对SiC器件的影响，当电压上升时间以及高压持续时间较长的时候，由于陷阱捕获载流子的增多，这会导致阈值电压的正向偏移增大。而当电压的下降时间增加，将会由更多的陷阱电荷在下降过程中释放掉，使得测量到的器件阈值电压偏移减小。为了能够确保器件阈值电压测试结果的可靠，需要对SiC MOS器件进行快速测试，测试时间应该小于100ms，并且器件的迟滞测量时间要尽量小，在使用高频电容Terman测量界面陷阱浓度的时候，为了确保测量的精度，避免氧化层陷阱对界面态密度测试结果的影响，需要确保高频小信号的频率大于10kHz。