论文部分内容阅读
不断涌现的无线通信新技术和庞大的旧技术用户存量,使得多种通信技术共存的局面还将长期存在。因此,支持多种模式的射频芯片具有重要的时代意义和广阔的市场应用前景。作为多模射频芯片的重要模块,多模ADC(Analog-to-Digital Converter)也面临新的难题:一方面,新技术不断增大的信号带宽对ADC的速度和精度提出了新的挑战;另一方面,LTE(Long Term Evolution,长期演进)系统的MIMO(Multi-Input Multi-Output,多输入多输出)工作模式对ADC的功耗和成本也提出了苛刻的要求。因此,高性能、低功耗和低成本的多模ADC成为近年来多模射频芯片设计中的热点研究课题。本文深入研究了应用于TD-SCDMA/TD-LTE射频接收机中的连续时间Δ-ΣADC,提出了一种的直接耦合到混频器输出端的三阶单环反馈型结构的Δ-ΣADC,提出了一款具有高带内增益的四级运算放大器,提出了一种超低功耗的过载自动恢复电路,提出了低功耗的自动RC校准和直流偏移校准方法,设计了一款低功耗、低成本的应用于TD-SCDMA/TD-LTE标准的连续时间Δ-ΣADC,并完成了流片和通过了测试。本论文主要研究工作及成果包括:1.提出一款直接耦合到混频器输出端的连续时间Δ-ΣADC,并基于该ADC,提出一种无信道选择滤波器的新型TD-SCDMA/LTE接收机架构。本Δ-ΣADC可工作在两种不同模式(LB模式和HB模式),实现了系数可重构,可满足七种不同信号带宽下的指标要求。2.提出了一款同时采用前馈Gm-C补偿和密勒补偿技术的四级运算放大器。实验结果表明,与具有相同带宽的经典两级运算放大器相比,本运算放大器的带内(0-10MHz)增益提高6d B以上,有效提高了NTF(Noise Transfer Function,噪声传递函数)对噪声的抑制。3.提出一种低成本的过载自动恢复的电路,保证ADC在强的干扰信号下能自动退出过载状态,解决了反馈结构的Δ-ΣADC过载不能自动恢复的缺点。4.提出RC常数自动校准方法,降低了连续时间Δ-ΣADC系数对CMOS工艺偏差的敏感度。提出直流偏移校准电路,降低了零中频接收机的静态直流偏移。提出一种低功耗的电源电压检测电路和数字逻辑控制方法,使上述两种自动校准过程均工作于芯片上电期间,并在校准完成后将各校准模块断电,有效降低了系统的功耗。本文的连续时间Δ-ΣADC采用了IBM 0.13μm的CMOS工艺进行设计,并成功流片。测试结果表明,该ADC在0.7MHz至10MHz的基带信号带宽(射频信号带宽为1.4MHz至20MHz)下具有72d B至84.3d B的DR(Dynamic Range,动态范围)、69.2d B至82.9d B的最大SNDR(signal-to-noise&distortion ratio,信号噪声失真比)和-78d B的IM3(3rd order intermodulation product,三阶交调产物)。在1.5V供电电压下,该Δ-Σ调制器在LB和HB模式下的功耗分别为6.41m W和8.31m W。在低功耗和高性能的同时,该ADC还具有面积小的优点,每一路Δ-Σ调制器的面积仅为0.2mm2。本论文设计的Δ-ΣADC性能指标满足了TD-SCDMA/TD-LTE多模商用终端的要求,已经实现量产并成功应用于4G数据卡产品。