进入20世纪以来,数字技术在军工、航天、医疗的领域的应用深度与广度都有了迅猛的发展,随着数字信息社会的推进,电子产品对模拟到数字领域的接口电路(模数转换器)提出了严格的要求。折叠内插架构广泛应用于中高采样速率(GHz 以上)、中高精度(8bit～12bit)的模数转换器(Analog to Digital Converter,即ADC)中,折叠内插架构通过对输入信号进行预处理,整个架构不需要反馈环路,粗量化和细量化能够并行操作,有效的降低了电路器件的使用数,减小ADC的功耗及设计复杂度。本文基于0.18μmSiGe工艺,整体电路采用折叠内插的设计架构,对一款采样速率为2.5GSps、量化精度为8bit的超高速ADC的关键电路进行设计。电路的主要模块有:采样保持电路、参考电阻网络、折叠电路、内插网络、数字编码电路等。其中,对一级折叠电路提出一种折叠因子为4的拓扑,通过对过程信号进行处理,省略了粗量化电路的设计。本文完成了电路版图的设计,经过cadence软件的仿真,在3.3V的电源电压下,输入频率为58.6MHz,采样率为2.5GSps时,ADC 整体功耗 1.8W,SFDR 为 53.86dB,SNDR 为 45.21dB,ENOB 为 7.058 bit,INL 与 DNL 分别为±0.6LSB 和±0.18LSB。