随着当代信息技术的迅猛发展,5G通讯、人工智能AI、物联网Io T和数字化办公等诸多领域的发展潮流正在逐渐改变着我们的社会,无论是在科技、军事、经济或是生活中的方方面面,数据都与存储有着密切的联系,这正促进了存储器需求的持续增长。同时,绝大多数的数据是由设备产生而不是人类本身,所以,存储器将成为解决这些大数据问题的重要组成部分。非易失性内存中的三维NAND闪存就是实现这种模式转变的关键部件,其发展有着至关重要的意义:作为非易失性存储器领域最先进的技术之一,其本土化研发、设计与制造的成功与否,将会直接关系到我国整个半导体产业的发展,能否追赶上国外先进半导体技术,打破他国的垄断,应对各类变相制裁。本文以三维NAND闪存字线控制,及其建立过程的改进为研究方向,重点针对三维NAND闪存的编程操作,提出了一种能够有效减少编程字线建立时间,从而提高编程速度的改进方案,主要的工作内容概况如下:1.研究背景和基础方面:介绍说明存储器的种类、背景,NAND型闪存和NOR型闪存发展历史、应用领域、区别和优缺点分析,主要说明NAND型闪存单元存储数据的原理和物理结构,三维NAND闪存阵列和物理架构,最后介绍当前典型的三维NAND闪存制造工艺。2.字线控制基础方面:介绍说明三维NAND闪存功能模块、基本操作和闪存参数,对完整的一次编程操作中字线WL建立过程进行了行为级建模,能够据此解释说明改善三维NAND闪存编程速度的重要性与意义,针对性的搭建三维NAND闪存选中字线WL电容模型,能够据此分析并提出改进编程速度的方案原理和思路。3.改进方案的实现和验证方面:搭建三维NAND闪存字线WL模块仿真平台,进行Fine Sim系统仿真,根据仿真数据和波形结果,计算编程时间提升比率,评估改进方案性能和有效性。在使用改进方案后,编程过程字线建立时间有明显缩短,通过激励电压和激励时刻的选择,相对单次编程时间,最佳的编程时间提升比率为18.6%,仿真工艺角环境:HV₂5C_TT,工艺库:中芯国际0.18μm CMOS工艺,如此证明本文提出的改进方案对减少编程过程字线建立时间是基本有效的。