锁相环频率综合器是大多数电子系统必不可少的组成部分,更是无线通信系统的核心。压控振荡器(VCO,Voltage Controlled Oscillator)是锁相环的关键部件。随着无线通讯技术的发展,VCO已广泛应用于射频集成电路(RFIC,Radio Frequency Integrated Circuit)中。在当今RFIC向小尺寸、高频率、低功耗、低成本发展的趋势下,采用CMOS工艺设计、生产高性能的集成VCO,已经是RFIC中的一个极具挑战性的重要课题。GHz波段VCO实现的方式有环形振荡器、电感电容(LC)振荡器两类。鉴于LC VCO在相位噪声性能方面的优势,本文即在分析VCO工作原理的基础上,设计一种基于CMOS RF工艺的高性能LC VCO。对线性时不变模型、非线性时不变模型和线性相位时变模型进行分析和总结的基础上,讨论电感电容压控振荡器的内在振荡机制,根据所分析的相位噪声模型,得到不同区域的相位噪声公式,总结了压控振荡器设计和优化的一般步骤。分析了片上螺旋电感模型和可变电容的实现方法,采用ASITIC软件对电感进行优化。讨论了几种相位噪声降低技术,并采用Cadence软件进行验证。设计中主要考虑相位噪声和调谐宽度等指标,通过采用开关电容阵列和电感电容滤波技术以及合理调整电路结构和元器件参数,使相位噪声和调谐宽度均达到了较高的性能指标。采用TSMC 0.18μm工艺库,通过Cadence Spectre RF工具仿真表明,在1.8V工作电压下,本文设计的VCO的输出振荡频率范围为1.55 GHz～2.08GHz,中心频率约为1.8 GHz,调谐范围达到29.4%,在偏离中心频率10 kHz处的相位噪声为-76.2 dBc/Hz,且其功耗仅为4～6mw。