论文部分内容阅读
本工作是法国斯特拉斯堡IPHC(Institut Pluridisciplinaire Hubert Curien)单片有源像素传感器(Monolithic Active Pixel Sensors, MAPS)研发项目的一部分,致力于研究集成于MAPS中的片上锁相环时钟发生器。新一代MAPS要集成数据压缩电路、存储器、串行数据发射器等功能模块,这些模块需要高质量的时钟信号,MAPS片上锁相环(Phase-locked Loop, PLL)时钟发生器设计成了一项重要而有意义的工作。本文论述了集成锁相环时钟发生器的理论和实现方法,并且深入研究了一些优化锁相环电路设计和提高输出时钟质量的技术:(1)芯片上的电源噪声是锁相环时钟发生器的主要噪声源,论文提出了一种可以降低锁相环电源噪声敏感性的片上稳压器电路。该片上稳压器采用两个低压差线性稳压器串联的结构,提高了电源噪声抑制能力,在每一个线性稳压器里,采用虚地共源共栅补偿技术,改进了高频时的电源噪声抑制率。在0.35 m CMOS工艺下进行了原型电路的开发,测试结果表明该电路能有效抑制电源线上的噪声。(2)在深亚微米和纳米工艺下,传统的片上稳压器由于要消耗几百毫伏的压差,给由其供电的模拟电路的设计带来很大的挑战。为此,提出了一种片上稳压器,结合升压电荷泵技术和线性稳压技术,产生用于低电压工艺的锁相环片上电源。用0.13μm CMOS工艺仿真验证了该片上稳压器的性能。(3)锁相环集成的一个主要瓶颈是片上电容往往太大而难以实现。本论文提出了一种无源环路滤波器结构,该滤波器采用双路径技术降低片上电容大小,但是没有采用有源器件,从而不增加额外噪声和功耗。论文详细讨论了采用该滤波器的锁相环模型,和经典锁相环进行对比证明了新环路滤波器可以节省高达90%的滤波器面积。本论文论述了锁相环时钟发生器设计中电源噪声抑制的技术,提出了面积有效的无源环路滤波器和一种用于低电压工艺的片上稳压器,这些技术对现代片上系统中锁相环的设计有重要价值。