论文部分内容阅读
片上系统（System on a Chip，SoC）已普遍应用于通信领域，并且随着通信设备的成本和功耗愈来愈低，SoC也被期望具备面积更小以及功耗更低的特征。模数转换器（Analog to digital converter，ADC）作为模拟前端和数字信号处理之间的接口电路，是大多数SoC不可或缺的组成部分。设计小面积、低功耗的ADC对SoC而言意义重大，然而，不断减小的CMOS工艺尺寸以及越来越苛刻的ADC性能要求，为设计这类ADC带来挑战。基于电力线通信系统之远程抄表作业的应用背景，本论文的目标是在SMIC0.18μm CMOS工艺下设计一款10-bit分辨精度，5MHz采样率，有效比特数（ENOB）高于9-bit，无杂散动态范围（SFDR）高于70dB，电流功耗低于100A的逐次逼近型ADC（SARADC）。本设计以缩小面积和降低功耗为目标，以ADC的两大功能为切入点，在分析SAR ADC的结构和工作流程后，对应用于SAR ADC的传统的电荷型电容阵列形式的数模转换器（CDAC）在面积和功耗上的表现进行了详细的分析和论证，并提出新设计的C-2C型CDAC。在设计时，首先在理论层面分析了这种C-2C型CDAC的可行性，包括基于噪声和匹配问题计算单位电容的大小以及选择电容的种类；然后在电路层面构建出新的电容阵列，并设计自举式采样开关与之结合构成C-2C型CDAC；最后对新型CDAC进行了仿真验证。另外，对比较器进行了结构和降功耗分析，使用新结构设计了比较器的前置运放；设计了控制C-2C型CDAC的逻辑电路。完成电路构建和前仿真后，对整体电路进行了版图设计以及后仿真。后仿真结果表明，该SAR ADC在输入信号为1.12347MHz，采样频率为5MHz的情况下，有效比特可达到9.46-bit，无杂散动态范围为70.3dB，电流功耗为55.4A，满足了电力线通信系统为实现远程抄表作业对ADC的应用性能要求。本论文对C-2C型CDAC以及低功耗比较器的设计进行了深入的理论推导和具体的电路验证，对其版图进行了推敲设计。本论文对低功耗高性能的SARADC的研究有一定的参考意义。