锁相放大器，特别是数字型的正交矢量锁相放大器，是微弱信号检测领域里的主要仪器，它具有测量精度高，稳定性好，信噪比高等突出优点，被广泛应用在物理、化学、生物、医学以及多种工程领域中。为了满足实时性高、运算速度快、精度高等要求，本文选用了ARM和FPGA组成的嵌入式平台进行智能锁相放大器的系统设计。本文围绕数字型正交矢量锁相放大器设计，首先，介绍了它的工作原理和基本结构，分析了影响其性能的主要参数采样频率、低通滤波器的截止频率、阶数等，提出了基于ARM和FPGA嵌入式平台的智能锁相放大器的解决方案。其次，根据数字型的正交矢量型锁相放大器的结构，设计了系统的硬件，选择了AD8331作为信号通道的前置放大器和可变增益放大器，可提供20M的带宽，74.5dB的增益；选择了AD9430作为模数转换器，可提供120M的采样速率，375μV的分辨率；选择了AD9518-1为模数转换器提供采样时钟，设置采样时钟在12.5M到120M可调；利用FPGA(EP3C10)设计了频率分辨率为0.028Hz，最高频率为20MHz的参考信号生成器、相敏检波器、IIR低通滤波器、相位和幅值运算模块等；以及各个部分之间接口的设计，主要是ARM和FPGA之间的接口，ARM与采样时钟生成器之间的接口等。再次，根据智能锁相放大器的控制功能，设计了系统的软件，包括在ARM平台上新添加的硬件设备FPGA和时钟生成器驱动的设计，以及基于Linux操作系统上的QT应用程序的设计等。最后，结合先前的设计，分析了实验的结果，给出了所设计的智能锁相放大器的指标。