信息时代,随着电子信息技术迅猛发展,对电子测量仪器提出了更高的要求。多ADC时间交替采样技术（Time-interleaved ADC,TIADC）是当前国内研究采样率提升的主流方案,TIADC系统中要提高采样率的前提是实现系统中多器件采集同步且系统采样率越高对同步精度要求越高,同时,系统中因多片分离器件的非一致性所造成的失配误差使系统性能下降。为实现系统高采样率同步、高分辨率采样及失配误差校正,本文主要研究TIADC采样系统中多ADC的采集同步,过采样条件下的系统分辨率提升及系统失配误差的校正技术。根据上述内容,本文所进行的研究工作有:一.基于JESD204B协议确定性延迟及多采集板卡同步复位实现数据采集、传输及存储同步。深入研究系统同步及同步控制中的参数设置与调节,系统利用子类1器件的确定性延迟实现多片ADC同步采样以达到10GSPS采样率,采用多级时钟器件及多级确认机制实现多通道采集、传输及存储同步。二.基于过采样提出系统分辨率提升方案。利用数字端结构简单且易于实现的平均滤波抽取方案在系统过采样条件下降低噪声对系统的影响,提升采集系统的信噪比,从而提高系统分辨率。三.基于TIADC采集系统误差模型提出正弦拟合粗校正与频响失配误差校正结合的误差校正处理方案。对时间交替采集系统中失配误差的来源进行深入研究,利用正弦拟合误差估计算法与模拟校正方案实现系统失配误差粗校正;在粗校正的基础上利用重构滤波器组实现对系统频响失配误差的误差重构与校正,重点研究重构滤波器组中的幅频补偿FIR（Finite Impulse Response）滤波器,相频重构全通IIR（Infinite Impulse Response）滤波器及分数延时FIR滤波器的原理及数字滤波器的FPGA（Field Programmable Gate Array）实现。本文设计依托于12bit数字存储示波器平台,通过对模拟端、数字端及上位机软件端的调试实现了四通道12bit分辨率10GSPS采样率多ADC同步,采集系统有效位数为7bit,在过采样条件下利用增强采样将系统分辨率提升至14bit,误差校正系统使2GHz带宽内采集系统信噪比达45dB。