随着资讯科技的快速发展,对半导体记忆体技术的要求也在迅猛增长。DRAM(动态随机存储器)由于其集成度高、价格便宜、体积小、耗电省等优点,使其得到了广泛的应用。需求推动技术进步,近年来DRAM在存取速度的提升,记忆容量的增加,集成度及单位位元成本的降低等方面的技术革新速度都是非常快速的。因此,DRAM的相关技术也成为了半导体技术的领先指标。然而,自4K DRAM改用单一晶体管+电容的记忆单元结构以来基本记忆单元(Memory Cell)的结构特性并未改变太多。本论文正是基于这种1T/1C基础单元设计讲述了DRAM是如何构成,以及如何实现存储和读写功能的;并且着重论述了如何通过半导体生产集成工艺的改进来实现电容值的控制,刷新时间的减小。文中论述了当前生产中广泛采用的两种存储电容的构造及生产工艺,即沟槽式工艺(TRC)和堆叠式工艺(STC),指出了它们在半导体集成工艺生产中的技术优势以及技术难点。并指出了几种核心工艺的发展方向,例如,HSG技术,BST电介质技术,漏电流控制技术等,具有行业的前瞻性。并且文中还结合本人工作中遇到的实际问题,讲述了在DRAM集成生产中工艺改进的实例,提出了分析问题,查找根源,以及解决问题的方法。