深度学习中复杂的网络结构需要大规模的计算资源支持。在面积和功耗资源有限的移动端和嵌入式系统中,神经网络的层数和尺寸受到严格约束。随机计算作为一种新兴计算方式,有着硬件开销低、运算速度快、容错率高等优点。与传统二进制计算不同的是,随机计算是用随机比特流进行逻辑运算,其中比特流中数字1出现概率表征目标值。这种编码方式使得如乘法和加法等重要的算术运算,可以用简单的逻辑运算实现。因此,近年来随机计算在深度学习领域中得到越来越多的应用与研究。然而,随机计算的设计仍存在不少挑战。（1）随机数产生过程的总延时等于电路延时与随机比特流长度的乘积。随着计算精度的提高,比特流长度呈指数型增长。因此在高精度计算下,随机数产生过程存在高延时问题。（2）在基于随机计算的深度学习网络中,比特流的随机波动误差影响着矩阵乘法和激活函数运算结果的准确度,同时只能通过电路的近似估计来实现非线性激活函数运算。本文在随机数产生过程高延时问题上,采用并行架构的思路。并行电路增加的面积,可以通过将随机数产生源和加权二进制序列产生器的部分电路进行共用的方法来降低,即用相同随机数产生源产生不同输入的随机数,并将加权二进制序列产生器电路中相同输入和输出的电路进行合并。实验结果表明,本文的方法除提高乘法运算的精确度外,还减少了58.5%的面积延时乘积。本文用一种基于近似的并行计数器作为逆随机器,实现随机比特流转为二进制数的功能。这种并行计数器能有效改善电路的硬件开销。与其同时,本文采用基于伯恩斯坦多项式近似估计的可重构随机逻辑电路架构（Reconfigurable Architecture based on Stochastic Logic,Re SC）实现激活函数运算。实验表明,与基于有限状态机的神经网络相比,上述网络精确度更高,与传统浮点型神经网络精度误差更小。同时对随机数产生器电路优化后,网络电路的面积延时乘积降低了67.9%。