论文部分内容阅读
功率MOSFET是应用非常广泛的半导体器件之一,其中垂直双扩散场效应晶体管（VD-MOSFET）主要应用在高电压低电流场合。反向击穿电压是功率半导体器件最重要的参数之一,往往决定反向击穿电压的大小是器件的终端。在芯片面积确定下终端的长度会影响到导通电阻的变化,而导通电阻的变化会直接影响到击穿电压。为了改善导通电阻与反向击穿电压之间的矛盾,提出了改变传统终端的结构和缩短终端长度优化导通电阻的方法。结合pn结的基本原理,采用导通电阻与击穿电压的最优公式计算出外延参数的最优值,元胞区域的击穿电压由外延参数决定,而器件横向耐压由终端决定。横向变掺杂（VLD）技术,通过掩模板开窗大小的不一致来改变注入剂量,最终在主结处形成结深和掺杂浓度渐变的p型区,当工作在反向击穿区时p型区全部耗尽使耗尽层边界的曲率半径最大。根据柱面结和球面结的耐压机理,柱面结的曲率半径越大越接近平行平面结的击穿电压。通过计算机工艺仿真软件Sentaurus TCAD设计了650V场限环（FFR）和VLD结构终端的器件。从仿真结果分析,横向变掺杂的终端长度为118μm,场限环结构的终端长度为132μm,终端长度缩短了10.6%,导通电阻减小了13.1%,FFR终端的击穿电压为679.5V,而VLD终端的击穿电压为700V提高了3.0%。FFR终端结构的最大电场为2.76×105V?cm-1,VLD结构的最大电场为2.68×105V?cm-1,因此电场的降低提高了器件的稳定性和可靠性。最后,使用版图设计软件L-edit完成了650V VDMOS的掩模设计,并且完成了流片工作。在流片期间通过电路PCB设计软件Altium Designer 10完成了阈值电压、导通电阻、击穿电压测试板的设计。针对一个样品的测试结果表明,击穿电压为693.9V,导通电阻为3.37Ω,阈值电压为3.05V都满足设计指标。此外,VLD终端工艺相对复杂需要增加一层掩模,且设计难度较大。