Σ-Δ调制频率合成技术是在传统小数分频率基础上的新型频率合成技术。此技术应用Σ-Δ调制将锁相环频率合成器中分数分频器产生的相位杂散转化为相位噪声,通过锁相环本身低通滤波特性滤除,从而使用单环即可获得很高频率分辨率和极低的相位杂散。并能方便实现各种数字调制,大大简化各种信号发生器的结构,成为一种先进的锁相频率合成方式,得到广泛的应用。本文在阐述Σ-Δ调制理论,分析其数学模型,噪声整形特性基础上,结合传统小数分频合成器,提出了Σ-Δ调制小数分频锁相环频率合成器实现方案,及其在FPGA里的调制器算法。硬件电路包括三个锁相环,取样混频器,分数分频器的设计等。其中,小数环(N环)由Σ-Δ调制器在参考频率为2.5MHz下,控制200～400MHz压控制振荡器实现小数点后六位频率分辨率,其实质起到变模分频功能。该环路的频率分辨率决定了总的合成器分辨率。在此环路中鉴相器误差被整形到高频段。数学分析在Σ-Δ调制理论中有详细介绍。吞脉冲计数分频环路(M环)输出作为100MHz压控振荡器的参考频率,而百兆和11兆固定参考频率对100MHz压控振荡器和取样混频器进行下混频。自定义了M , N环路发送控制数据格式。研究表明,Σ-Δ调制技术可以在一定程度改善小数分频的杂散。