论文部分内容阅读
△-Σ (Delta-Sigma)类型的数据转换器以其过采样和噪声整形两大特征著称,在高精度数据转换领域获得广泛应用。现代便携式设备中的音频转换即是其重要应用之一。而在此类应用中,为满足高保真和超长电池续航能力的要求,△-Σ模数转换器(Analog-to-Digital Convertor, ADC)的高精度低功耗设计至关重要。本文提出了一种应用于音频编解码器的△-Σ ADC系统设计方案,包括核心的△-∑调制器和后级数字抽取滤波器。首先,采用经时序优化的前馈结构来搭建△-E调制器的理想模型。作为对Matlab仿真的补充,展开了对积分器非理想因素的理论计算,包括采样电容值和积分器中运算放大器的有限DC增益、增益带宽积(Gain-Bandwidth Product, GBW)和摆率(Slew Rate, SR),并考虑了闪烁噪声和反馈数模转换器(Digital-to-Analog Convertor, DAC)的非线性,从而得到完整的调制器系统模型和各级积分器的设计参数。在调制器的电路设计中,重点对各级积分器中的运放进行了低功耗设计。为提高其GBW和SR,引入了Current-starvation技术、电阻补偿和SR boosting技术,在满足设计指标的前提下大大降低了功耗。仿真表明在幅值为-4.35dB的信号输入下,△-E调制器的信号噪声失真比(Signal to Noise and Distortion Ratio, SNDR)达到了106.4dB,功耗和品质因数(Figure of Merit, FOM)分别为3.86mW和565.75fJ/Conversion-step。该调制器在GlobalFoundries0.18μm BCD1P4M工艺下设计与实现,后仿结果表明已满足设计要求。另外,还完成了后级数字抽取滤波器的设计工作。抽取滤波器由级联积分梳状(Cascaded Integrator-Comb,CIC)滤波器和两级半带滤波器组成。CIC滤波器采用了非递归的低功耗结构。半带滤波器则是在正则有符号数(Canonic Signed Digit, CSD)编码的基础上优化了算法,进一步降低了硬件开销及功耗。后仿表明该抽取滤波器能很好地完成降采样和滤波的功能,而且不会影响调制器的输出性能。最后,结合A-E调制器和抽取滤波器,在前述工艺下完成了整个△-Σ ADC的版图设计,并已付诸流片。